Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018080360) DBI PROTECTION FOR DATA LINK
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/080360 International Application No.: PCT/SE2016/051054
Publication Date: 03.05.2018 International Filing Date: 28.10.2016
IPC:
H04L 25/49 (2006.01)
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
L
TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
25
Baseband systems
38
Synchronous or start-stop systems, e.g. for Baudot code
40
Transmitting circuits; Receiving circuits
49
using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels
Applicants:
TELEFONAKTIEBOLAGET LM ERICSSON (PUBL) [SE/SE]; SE-164 83 Stockholm, SE
Inventors:
BOHLIN, Lars Gustav; SE
Agent:
BOU FAICAL, Roger; SE
Priority Data:
Title (EN) DBI PROTECTION FOR DATA LINK
(FR) PROTECTION DBI POUR LIAISON DE DONNÉES
Abstract:
(EN) There is disclosed integrated circuitry comprising a bit receiving arrangement adapted for receiving, in parallel, a plurality of data bits, the bit receiving arrangement further being adapted for receiving a data bit inversion bit associated to the plurality of data bits, the data bit inversion bit being for indicating whether the bits of the plurality of data bits are inverted. The integrated circuitry also comprises a bit inversion arrangement adapted for inverting the bits of the plurality of data bits based on a comparison between the received data bit inversion bit and an inversion estimate bit, the inversion estimate bit being determined based on the plurality of data bits. The disclosure also pertains to related methods and devices.
(FR) L'invention concerne une circuiterie intégrée comprenant un agencement de réception de bits conçu pour recevoir, en parallèle, une pluralité de bits de données, l'agencement de réception de bits étant en outre conçu pour recevoir un bit d'inversion de bits de données associé à la pluralité de bits de données, le bit d'inversion de bits de données étant destiné à indiquer si les bits de la pluralité de bits de données sont inversés. La circuiterie intégrée comprend également un agencement d'inversion de bits conçu pour inverser les bits de la pluralité de bits de données, sur la base d'une comparaison entre le bit d'inversion de bits de données reçu et un bit d'estimation d'inversion, le bit d'estimation d'inversion étant déterminé sur la base de la pluralité de bits de données. L'invention concerne également des procédés et des dispositifs associés.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)