Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018079243) SEMICONDUCTOR DEVICE, MANUFACTURING METHOD, AND SOLID-STATE IMAGING DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/079243 International Application No.: PCT/JP2017/036649
Publication Date: 03.05.2018 International Filing Date: 10.10.2017
IPC:
H01L 21/3205 (2006.01) ,H01L 21/02 (2006.01) ,H01L 21/768 (2006.01) ,H01L 23/522 (2006.01) ,H01L 27/00 (2006.01)
[IPC code unknown for H01L 21/3205][IPC code unknown for H01L 21/02][IPC code unknown for H01L 21/768][IPC code unknown for H01L 23/522][IPC code unknown for H01L 27]
Applicants:
ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP/JP]; 神奈川県厚木市旭町四丁目14番1号 4-14-1, Asahi-cho, Atsugi-shi, Kanagawa 2430014, JP
Inventors:
平田 瑛子 HIRATA Akiko; JP
木村 忠之 KIMURA Tadayuki; JP
三好 康史 MIYOSHI Yasufumi; JP
平松 克規 HIRAMATSU Katsunori; JP
Agent:
西川 孝 NISHIKAWA Takashi; JP
稲本 義雄 INAMOTO Yoshio; JP
Priority Data:
2016-20753924.10.2016JP
Title (EN) SEMICONDUCTOR DEVICE, MANUFACTURING METHOD, AND SOLID-STATE IMAGING DEVICE
(FR) DISPOSITIF À SEMICONDUCTEUR, PROCÉDÉ DE FABRICATION, ET DISPOSITIF D'IMAGERIE À SEMICONDUCTEUR
(JA) 半導体装置、製造方法、及び、固体撮像装置
Abstract:
(EN) The present art relates to: a semiconductor device in which it is possible to suppress a reduction in bonding strength and to prevent electrical connection defects or separation when formed by affixing two substrates; a manufacturing method; and a solid-state imaging device. Provided is a semiconductor device including: a first substrate that has a first electrode formed from a metal; and a second substrate that is affixed to the first substrate, and has a second electrode formed from a metal. Acute-angled recesses and projections are formed on the side surfaces of a groove in which the first electrode is formed, and on the side surfaces of a groove in which the second electrode metal-bonded to the first electrode is formed. The present art is applicable to, for example, a solid-state imaging device such as a CMOS image sensor.
(FR) La présente invention concerne : un dispositif à semiconducteur dans lequel il est possible de supprimer une réduction de la force de liaison et d'empêcher des défauts de connexion électrique ou une séparation lorsqu'il est formé par fixation de deux substrats; un procédé de fabrication; et un dispositif d'imagerie à semiconducteur. L'invention concerne un dispositif à semiconducteur comprenant : un premier substrat qui a une première électrode formée à partir d'un métal; et un second substrat qui est fixé au premier substrat, et a une seconde électrode formée à partir d'un métal. Des évidements et des saillies à angle aigu sont formés sur les surfaces latérales d'une rainure dans laquelle la première électrode est formée, et sur les surfaces latérales d'une rainure dans laquelle la seconde électrode liée par métal à la première électrode est formée. La présente invention est applicable, par exemple, à un dispositif d'imagerie à semiconducteur tel qu'un capteur d'image CMOS.
(JA) 本技術は、2枚の基板を貼り合わせて構成する際に、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止することができるようにする半導体装置、製造方法、及び、固体撮像装置に関する。 金属で形成された第1の電極を有する第1の基板と、第1の基板に貼り合わされる基板であって、金属で形成された第2の電極を有する第2の基板とを備え、第1の電極が形成される溝の側面と、第1の電極と金属接合される第2の電極が形成される溝の側面には、鋭角な凹凸が形成されている半導体装置が提供される。本技術は、例えば、CMOSイメージセンサ等の固体撮像装置に適用することができる。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)