WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018078776) SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/078776    International Application No.:    PCT/JP2016/081930
Publication Date: 03.05.2018 International Filing Date: 27.10.2016
IPC:
H01L 27/04 (2006.01), H01L 29/06 (2006.01), H01L 29/78 (2006.01)
Applicants: SANKEN ELECTRIC CO., LTD. [JP/JP]; 6-3, Kitano 3-chome, Niiza-shi, Saitama 3528666 (JP)
Inventors: FUKUNAGA Shunsuke; (JP).
KONDO Taro; (JP)
Agent: MIYOSHI Hidekazu; (JP).
TAKAHASHI Shunichi; (JP).
ITO Masakazu; (JP).
TAKAMATSU Toshio; (JP)
Priority Data:
Title (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
Abstract: front page image
(EN)This semiconductor device is equipped with: a semiconductor substrate 10 in which a first groove 101 is formed as a mesh structure in plan view, and a second groove 102 is formed in each mesh opening section surrounded by the first groove 101; a first semiconductor element 1 that is formed on the semiconductor substrate 10 and provided with a first gate electrode 81 disposed in the interior of the first groove 101; and second semiconductor elements 2 that are each formed on the semiconductor substrate 10 and provided with a second gate electrode 82 disposed in the interior of the second groove 102 and surrounded by the first gate electrode 81.
(FR)La présente invention concerne un dispositif à semi-conducteur qui est équipé : d'un substrat semi-conducteur (10) dans lequel une première rainure (101) est formée sous forme de structure maillée dans une vue en plan, et une seconde rainure (102) est formée dans chaque section d'ouverture de maille entourée par la première rainure (101) ; d'un premier élément semi-conducteur (1) qui est formé sur le substrat semi-conducteur (10) et pourvu d'une première électrode de grille (81) disposée à l'intérieur de la première rainure (101) ; de seconds éléments semi-conducteurs (2) qui sont chacun formés sur le substrat semi-conducteur (10) et pourvus d'une seconde électrode de grille (82) disposée à l'intérieur de la seconde rainure (102) et entourée par la première électrode de grille (81).
(JA)第1の溝101が平面視でメッシュ状に形成され、第2の溝102が第1の溝101に周囲を囲まれたメッシュ開口部に形成された半導体基体10と、半導体基体10に形成され、第1の溝101の内部に配置された第1のゲート電極81を有する第1の半導体素子1と、半導体基体10に形成され、第1のゲート電極81に周囲を囲まれた第2の溝102の内部に配置された第2のゲート電極82を有する第2の半導体素子2とを備える。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)