Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018076751) PACKAGE SUBSTRATE AND MANUFACTURING METHOD THEREFOR, INTEGRATED CIRCUIT CHIP
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/076751 International Application No.: PCT/CN2017/090888
Publication Date: 03.05.2018 International Filing Date: 29.06.2017
IPC:
H01L 23/498 (2006.01) ,H01L 21/48 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
48
Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads or terminal arrangements
488
consisting of soldered or bonded constructions
498
Leads on insulating substrates
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02
Manufacture or treatment of semiconductor devices or of parts thereof
04
the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
48
Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/06-H01L21/326201
Applicants:
华为技术有限公司 HUAWEI TECHNOLOGIES CO., LTD. [CN/CN]; 中国广东省深圳市 龙岗区坂田华为总部办公楼 Huawei Administration Building Bantian, Longgang District Shenzhen, Guangdong 518129, CN
Inventors:
符会利 FU, Huili; CN
郭健炜 GUO, Jianwei; CN
刘铁军 LIU, Tiejun; CN
Agent:
北京中博世达专利商标代理有限公司 BEIJING ZBSD PATENT&TRADEMARK AGENT LTD.; 中国北京市 海淀区交大东路31号11号楼8层 8F, Building 11 No. 31 Jiaoda East Road Haidian District Beijing 100044, CN
Priority Data:
201610937783.524.10.2016CN
Title (EN) PACKAGE SUBSTRATE AND MANUFACTURING METHOD THEREFOR, INTEGRATED CIRCUIT CHIP
(FR) SUBSTRAT DE BOÎTIER ET SON PROCÉDÉ DE FABRICATION, PUCE DE CIRCUIT INTÉGRÉ
(ZH) 一种封装基板及其制作方法、集成电路芯片
Abstract:
(EN) A package substrate (200), a manufacturing method therefor and an integrated circuit chip, which may reduce link loss caused when a high-frequency signal or a high-speed signal is transmitted in the package substrate. The package substrate comprises a first reference layer (31) and a second reference layer (32) disposed opposite each other, a first composite layer (33) being disposed on a side of the first reference layer close to the second reference layer, a second composite layer (34) being disposed on a side of the second reference layer close to the first reference layer, and a metal wiring (35) being pressed between the first composite layer and the second composite layer; the first composite layer and the second composite layer each comprise a first dielectric layer (301) and a second dielectric layer (302) disposed opposite to and in contact with each other, the first dielectric layer being in contact with the metal wiring, and the stiffness of the second dielectric layer being greater than that of the first dielectric layer.
(FR) L'invention concerne un substrat de boîtier (200), son procédé de fabrication et une puce de circuit intégré, qui peuvent réduire la perte de liaison provoquée lorsqu'un signal haute fréquence ou un signal à haut débit est transmis dans le substrat de boîtier. Le substrat de boîtier comprend une première couche de référence (31) et une seconde couche de référence (32) disposée l'une en face de l'autre, une première couche composite (33) étant disposée sur un coté de la première couche de référence à proximité de la seconde couche de référence, une seconde couche composite (34) étant disposée sur un coté de la seconde couche de référence à proximité de la première couche de référence, et un câblage métallique (35) étant pressé entre la première couche composite et la seconde couche composite; la première couche composite et la seconde couche composite comprennent chacune une première couche diélectrique (301) et une seconde couche diélectrique (302) disposée tournée vers et en contact l'un avec l'autre, la première couche diélectrique étant en contact avec le câblage métallique, et la rigidité de la seconde couche diélectrique étant plus grande que celle de la première couche diélectrique.
(ZH) 一种封装基板(200)及其制作方法、集成电路芯片,可降低高频信号或高速信号在封装基板内传输时产生的链路损耗。该封装基板包括相对设置的第一参考层(31)和第二参考层(32),该第一参考层靠近该第二参考层的一侧设置有第一复合层(33),该第二参考层靠近该第一参考层的一侧设置有第二复合层(34),该第一复合层与该第二复合层之间压合有金属走线(35);其中,该第一复合层和该第二复合层均包括相对且接触设置的第一介质层(301)和第二介质层(302),该第一介质层与该金属走线接触;并且,该第二介质层的刚度大于该第一介质层的刚度。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)