Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018076700) METHOD FOR HYBRID BONDING BETWEEN SILICON WAFERS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/076700 International Application No.: PCT/CN2017/087280
Publication Date: 03.05.2018 International Filing Date: 06.06.2017
IPC:
H01L 21/768 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70
Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in or on a common substrate or of specific parts thereof; Manufacture of integrated circuit devices or of specific parts thereof
71
Manufacture of specific parts of devices defined in group H01L21/7086
768
Applying interconnections to be used for carrying current between separate components within a device
Applicants:
上海集成电路研发中心有限公司 SHANGHAI IC R & D CENTER CO., LTD. [CN/CN]; 中国上海市 浦东新区张江高科技园区高斯路497号唐晨晨 TANG, Chenchen 497 Gaosi Road, Zhangjiang Hi-Tech Park Shanghai 201210, CN
Inventors:
林宏 LIN, Hong; CN
Agent:
上海天辰知识产权代理事务所(特殊普通合伙) SHANGHAI TIANCHEN INTELLECTUAL PROPERTY AGENCY; 中国上海市 普陀区中江路388弄国盛中心1号楼3302室曹婷 CAO, Ting 3302 Tower 1, No. 388 Zhongjiang Road, Putuo Shanghai 200062, CN
Priority Data:
201610948181.X26.10.2016CN
Title (EN) METHOD FOR HYBRID BONDING BETWEEN SILICON WAFERS
(FR) PROCÉDÉ DE SOUDAGE HYBRIDE ENTRE PLAQUETTES DE SILICIUM
(ZH) 一种硅片间的混合键合方法
Abstract:
(EN) A method for hybrid bonding between silicon wafers, the method comprising: providing two silicon wafer substrates, and obtaining a planarization surface of copper and a dielectric on the silicon wafer substrates by using a conventional copper post process (S01); removing some of the copper from the surface of a copper pattern structure by using an etching process so as to form a certain amount of copper recessions (S02); depositing a layer of bonding metal on the copper surface by using a selective deposition process (S03); subjecting the bonding metal and the dielectric to surface activation by using a surface activation process (S04); aligning and pressing the two silicon wafers together to arrive at dielectric bonding (S05); and arriving at metal bonding by means of an annealing process (S06). The method can result in sufficient metallic bonding at a low annealing temperature, and can thus reduce the risk of dielectric delamination brought about by a thermal expansion mismatch, facilitate the reduction of process integration difficulty, reduce the process time and improve the product yield.
(FR) L'invention concerne un procédé de soudage hybride entre des plaquettes de silicium, le procédé consistant : à disposer deux substrats de plaquettes de silicium, et à obtenir une surface de planarisation et un diélectrique sur les substrats de plaquettes de silicium au moyen d'un post-processus au cuivre conventionnel (S01); à retirer une partie du cuivre de la surface d'une structure à motifs de cuivre au moyen d'un processus de gravure afin de former une certaine quantité d'évidements de cuivre (S02); à déposer une couche de métal de soudage sur la surface de cuivre au moyen d'un processus de dépôt sélectif (S03); à soumettre le métal de soudage et le diélectrique à une activation de surface au moyen d'un processus d'activation de surface (S04); à aligner et à presser les deux plaquettes de silicium ensemble pour arriver à un soudage diélectrique (S05); et à arriver à un soudage de métal au moyen d'un processus de recuit (S06). Le procédé peut résulter en un soudage métallique suffisant à une faible température de recuit, et peut ainsi réduire le risque de délamination du diélectrique causée par une différence d'expansion thermique, faciliter la réduction de la difficulté d'intégration de processus, réduire le temps de processus et améliorer le rendement de produit.
(ZH) 一种硅片间的混合键合方法,包括:提供两枚硅片衬底,在所述硅片衬底上采用常规铜后道工艺获得铜和介质的平坦化表面(S01);采用刻蚀工艺去除铜图形结构表面的一部分铜,以形成一定量的铜凹陷(S02);采用选择性沉积工艺在铜表面沉积一层键合金属(S03);采用表面激活工艺对键合金属和介质进行表面激活(S04);将两枚硅片相互对准并压在一起,获得介质键合(S05);通过退火工艺获得金属键合(S06),该方法在低温退火温度下就能获得充分的金属键合,进而可降低热膨胀失配导致的介质分层风险,有利于降低工艺集成难度,节约工艺时间,提高产品良率。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)