Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018076402) MULTI-FRAME CACHING DUAL-CAMERA TWIN-TEST TEST CARD
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/076402 International Application No.: PCT/CN2016/105269
Publication Date: 03.05.2018 International Filing Date: 10.11.2016
IPC:
H04N 17/00 (2006.01)
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
N
PICTORIAL COMMUNICATION, e.g. TELEVISION
17
Diagnosis, testing or measuring for television systems or their details
Applicants:
昆山软龙格自动化技术有限公司 KUNSHAN ROLONGO AUTOMATION TECHNOLOGY CO., LTD [CN/CN]; 中国江苏省苏州市 昆山市玉山镇联邦国际商务花园39号楼59室钟岳良 ZHONG, Yueliang Room 59, Building 39 Federal International Business Garden, Yushan, Kunshan Suzhou, Jiangsu 215000, CN
Inventors:
钟岳良 ZHONG, Yueliang; CN
李长水 LI, Changshui; CN
夏远洋 XIA, Yuanyang; CN
Agent:
北京科亿知识产权代理事务所(普通合伙) BEIJING KEYI INTELLECTUAL PROPERTY FIRM; 中国北京市 海淀区蓟门里和景园1-2-502号汤东凤 Tang Dongfeng, Hejingyuan No. 1-2-502 Jimenli, Haidian District Beijing 100088, CN
Priority Data:
201610948805.826.10.2016CN
Title (EN) MULTI-FRAME CACHING DUAL-CAMERA TWIN-TEST TEST CARD
(FR) CARTE DE TEST DOUBLE-TEST À DOUBLE CAMÉRA DE MISE EN MÉMOIRE CACHE DE TRAMES MULTIPLES
(ZH) 多帧缓存双摄同测测试卡
Abstract:
(EN) A multi-frame caching dual-camera twin-test test card, which comprises: an FPGA (10), a detection module (20), a data interaction module (30), an interface module (40) and an open short circuit module (50); the FPGA (10) has four DDRs (11), and the FPGA (10) has a dual MIPI decoding unit (13), a DVP image acquisition unit (14), and an LVDS image decoding unit (15); the detection module (20) is connected with an I2C/GPIO control module (21) inside the FPGA (10); the data interaction module (30) is integrated in the FPGA (10), and performs data transmission with an upper computer (60); the interface module (40) is integrated in the FPGA (10), and performs the data transmission with the upper computer (60) through the data interaction module (30); and the open short circuit module (50) is connected with the FPGA (10). Two cameras can be activated at the same time by dual-camera or two camera full-speed (1.6 G/4 lane), transmitting to PC in real time through a USB 3.0 interface. At the same time, with 8 G of memory and with 64 Gbps of cache reading and writing capability, far beyond the output image rate of 12 Gbps of a camera, two cameras can simultaneously cache continuous frames at 15 fps.
(FR) L'invention concerne une carte de test double-test à double caméra de mise en mémoire cache de trames multiples, qui comprend : un FPGA (10), un module de détection (20), un module d'interaction de données (30), un module d'interface (40) et un module de court-circuit ouvert (50) ; le FPGA (10) comporte quatre DDR (11), et le FPGA (10) comporte une unité de décodage MIPI double (13), une unité d'acquisition d'image DVP (14), et une unité de décodage d'image LVDS (15) ; le module de détection (20) est connecté à un module de commande I2C/GPIO (21) à l'intérieur du FPGA (10) ; le module d'interaction de données (30) est intégré dans le FPGA (10), et effectue une transmission de données à l'aide d'un ordinateur supérieur (60) ; le module d'interface (40) est intégré dans le FPGA (10), et effectue la transmission de données à l'aide de l'ordinateur supérieur (60) par l'intermédiaire du module d'interaction de données (30) ; et le module de court-circuit ouvert (50) est connecté au FPGA (10). Deux caméras peuvent être allumées en même temps par une caméra double ou deux caméras à pleine vitesse (1,6 G/4 voies), transmettant au PC en temps réel par l'intermédiaire d'une interface USB 3.0. En même temps, avec 8 giga de mémoire et avec une capacité de lecture et d'écriture de mémoire cache de 64 Gbps, ce qui excède de loin le taux d'image de sortie de 12 Gbps d'une caméra, deux caméras peuvent simultanément mettre en cache des trames continues à 15 fps.
(ZH) 一种多帧缓存双摄同测测试卡,其包括:FPGA(10)、检测模块(20)、数据交互模块(30)、接口模块(40)以及开短路模块(50);所述FPGA(10)具有4片DDR(11),且所述FPGA(10)具有双MIPI解码单元(13)、DVP图像获取单元(14)、LVDS图像解码单元(15);所述检测模块(20)与所述FPGA(10)内部的I2C/GPIO控制模块(21)相连接;所述数据交互模块(30)集成于所述FPGA(10)中,并与上位机(60)进行数据传输;所述接口模块(40)集成于所述FPGA(10)中,并通过所述数据交互模块(30)与所述上位机(60)进行数据传输;所述开短路模块(50)与所述FPGA(10)相连接。可以双摄或二个摄像头全速(1.6G/4lane)同时点亮二个摄像头,通过USB3.0接口实时传至PC。同时,拥有8G内存,拥有64Gbps的缓存读写能力,远超过摄像头的输出图像的速率12Gbps,可对二个摄像头同时缓存连续帧15fps。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)