WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018068061) DDR CONTROLLER FOR THYRISTOR MEMORY CELL ARRAYS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/068061    International Application No.:    PCT/US2017/056002
Publication Date: 12.04.2018 International Filing Date: 10.10.2017
IPC:
G11C 11/34 (2006.01), G11C 11/39 (2006.01), G11C 8/08 (2006.01), G11C 8/06 (2006.01)
Applicants: KILOPASS TECHNOLOGY, INC. [US/US]; 2895 Zanker Road San Jose, California 95134 (US)
Inventors: ONG, Adrian E.; (US).
BATEMAN, Bruce L.; (US).
CHENG, Charlie; (US)
Agent: CHAN, Melvin D.; (US).
AKA, Gary T.; (US)
Priority Data:
62/405,815 07.10.2016 US
Title (EN) DDR CONTROLLER FOR THYRISTOR MEMORY CELL ARRAYS
(FR) CONTRÔLEUR DDR POUR RÉSEAUX DE CELLULES DE MÉMOIRE À THYRISTOR
Abstract: front page image
(EN)A vertical thyristor memory cell array with each of the thyristor memory cells connected to bit and word lines, the bit lines are connected to the inputs of multiplexers which are connected to sense amplifiers, is adaptable to LPDDR4 requirements. The lack of refresh operations for the vertical thyristor memory cell array is not apparent to a LPDDR4 memory controller so that a standard or an LPDDR4 memory controller which omits refresh operations and specifically adapted for a vertical thyristor memory can control the transfer of data to and from the plurality of vertical thyristor memory integrated circuits.
(FR)L'invention concerne un réseau de cellules de mémoire à thyristor vertical avec chacune des cellules de mémoire à thyristor reliées à des lignes de bits et de mots, les lignes de bits sont reliées aux entrées de multiplexeurs qui sont reliés à des amplificateurs de détection, convient aux exigences de LPDDR4. Le manque d'opérations de rafraîchissement pour le réseau de cellules de mémoire à thyristor vertical n'est pas apparent à un contrôleur de mémoire LPDDR4 de sorte qu'un contrôleur de mémoire standard ou LPDDR4 qui omet des opérations de rafraîchissement et spécifiquement adapté à une mémoire à thyristor vertical peut commander le transfert de données vers et depuis la pluralité de circuits intégrés de mémoire à thyristor vertical.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)