WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Options
Query Language
Stem
Sort by:
List Length
Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018065483) POWER ELECTRONICS CIRCUIT
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/065483 International Application No.: PCT/EP2017/075247
Publication Date: 12.04.2018 International Filing Date: 04.10.2017
IPC:
H01L 23/488 (2006.01) ,H01L 23/373 (2006.01) ,H01L 21/48 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
48
Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads or terminal arrangements
488
consisting of soldered or bonded constructions
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
34
Arrangements for cooling, heating, ventilating or temperature compensation
36
Selection of materials, or shaping, to facilitate cooling or heating, e.g. heat sinks
373
Cooling facilitated by selection of materials for the device
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02
Manufacture or treatment of semiconductor devices or of parts thereof
04
the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
48
Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/06-H01L21/326201
Applicants: CONTINENTAL AUTOMOTIVE GMBH[DE/DE]; Vahrenwalder Straße 9 30165 Hannover, DE
Inventors: MATTMANN, Erich; DE
BERGMANN, Sabine; DE
Priority Data:
10 2016 219 565.407.10.2016DE
Title (EN) POWER ELECTRONICS CIRCUIT
(FR) CIRCUIT ÉLECTRONIQUE DE PUISSANCE
(DE) LEISTUNGSELEKTRONIKSCHALTUNG
Abstract:
(EN) A power electronics circuit (L) is equipped with a carrier (1+2a+2b) having a surface (O). At least one power component (4) (in particular a semiconductor component present for example as a packaged or unpackaged chip) is soldered on the carrier (1+2a+2b) by means of a continuous solder layer (3). The solder layer (3) comprises spacer particles (3a) and solder compound (3b). The spacer particles (3a) are distributed in the solder compound (3b). The solder layer (3) has a thickness that is at least 100 µm. The thickness reduces the shear stresses in the solder layer (3) that arise as a result of different thermal expansion of the carrier (1+2a+2b) and of the power component (4). This results in lower loading in the case of temperature changes in comparison with thinner solder layers, as a result of which the reliability of the solder connection is increased. Particularly in the case of a cold-gas-sprayed surface (O), a relatively high roughness results, such that a thickness of the solder layer (3) of at least 100 µm leads to a height structure having a positive effect for the benefit of the lifetime.
(FR) L'invention concerne un circuit électronique de puissance (L) muni d'un support (1+2a+2b) qui présente une surface (O). Sur le support (1+2a+2b) est brasé au moyen d'une couche de brasure continue (3) au moins un composant de puissance (4) (en particulier un composant semi-conducteur présent sous la forme d'une puce encapsulée ou non encapsulée). La couche de brasure (3) présente des particules d'écartement (33a) et une matière de brasage (3b). Les particules d'écartement (3a) sont réparties dans la matière de brasage (3b). La couche de brasure (3) présente une épaisseur d'au moins 100 µm. Cette épaisseur permet de réduire dans la couche de brasure (3) les contraintes de cisaillement qui sont produites par la différence entre la dilatation thermique du support (1+2a+2b) et celle du composant de puissance (4). On obtient ainsi par rapport à des couches de brasure plus minces une moindre contrainte en cas de variation de la température, et donc une augmentation de la fiabilité de l'assemblage par brasage On obtient en particulier pour des surfaces (O) pulvérisées à froid une rugosité relativement élevée, de sorte qu'une épaisseur de la couche de brasure (3) d'au moins 100 µm se traduit par une structure en hauteur qui a des effets positifs sur la durée de vie.
(DE) Eine Leistungselektronikschaltung (L) ist mit einem Träger (1+2a +2b) ausgestattet, der eine Oberfläche (O) aufweist. Auf dem Träger (1+2a+2b) ist mindestens ein Leistungsbauteil (4) (insbesondere ein Halbleiterbauteil, das beispielsweise als gehäuster oder ungehäuster Chip vorliegt) mittels einer durchgehenden Lotschicht (3) aufgelötet. Die Lotschicht (3) weist Abstandspartikel (3a) und Lotmasse (3b) auf. Die Abstandspartikel (3a) sind in der Lotmasse (3b) verteilt. Die Lotschicht (3) weist eine Dicke auf, die mindestens 100 μm beträgt. Durch die Dicke werden die Schubspannungen in der Lotschicht (3) verringert, die durch unterschiedliche Temperaturausdehnung des Trägers (1+2a+2b) und des Leistungsbauteils (4) entstehen. Es ergibt sich eine geringere Beanspruchung bei Temperaturwechseln im Vergleich zu dünneren Lotschichten, wodurch die Zuverlässigkeit der Lotverbindung erhöht ist. Insbesondere bei einer kaltgasgespritzen Oberfläche (O) ergibt sich eine relativ hohe Rauigkeit, so dass eine Dicke der Lotschicht (3) von mindestens 100 µm zu einem Höhenaufbau führt, der sich positiv zu Gunsten der Lebensdauer auswirkt.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: German (DE)
Filing Language: German (DE)