Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018065379) A METHOD OF DETERMINING THERMAL IMPEDANCE OF A SINTERING LAYER AND A MEASUREMENT SYSTEM
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/065379 International Application No.: PCT/EP2017/075008
Publication Date: 12.04.2018 International Filing Date: 02.10.2017
IPC:
H01L 21/66 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
66
Testing or measuring during manufacture or treatment
Applicants:
AGILE POWER SWITCH 3D - INTEGRATION [FR/FR]; 67 Bis boulevard Pierre Renaudet 65000 Tarbes, FR
IRT SAINT EXUPERY (AESE) [FR/FR]; B 612 3, rue Tarfaya - CS 34436 31405 Toulouse CEDEX 4, FR
ECOLE NATIONALE D'INGENIEURS DE TARBES [FR/FR]; P.O. Box BP 1629 47 Avenue d'AZEREIX 65 016 TARBES Cedex, FR
Inventors:
FAVRE, Jacques Pierre Henri; FR
REYNES, Jean-Michel Francis; FR
RIVA, Raphaël; FR
VIDAL, Paul-Etienne Joseph; FR
TRAJIN, Baptiste Louis Jean; FR
Agent:
DELTAPATENTS B.V.; Fellenoord 370 5611 ZL Eindhoven, NL
Priority Data:
16306318.306.10.2016EP
Title (EN) A METHOD OF DETERMINING THERMAL IMPEDANCE OF A SINTERING LAYER AND A MEASUREMENT SYSTEM
(FR) PROCÉDÉ DE DÉTERMINATION DE L'IMPÉDANCE THERMIQUE D'UNE COUCHE DE FRITTAGE ET SYSTÈME DE MESURE
Abstract:
(EN) A method of determining a sintering thermal impedance of a sintering layer (25) comprising: providing a substrate (20) having a predetermined substrate thermal impedance, disposing the sintering layer (25) on the substrate (20) forming with the sintering layer (25) a stack,placing at least one semiconductor die (30) comprising a semiconductor element (40) with at least two element electrodes (45; 47) on the sintering layer (25), injecting an electrical current through the at least two element electrodes (45; 47) for measuring a temperature sensitive parameter of the semiconductor element (40),heating the stack with a predetermined heat power, determining, while sintering, a semiconductor element temperature from the measured temperature sensitive parameter, measuring a stack temperature,determining a stack thermal impedance by subtracting the semiconductor element temperature from the stack temperature and dividing by the predetermined heat power, and subtracting the predetermined substrate thermal impedance from the stack thermal impedance.
(FR) La présente invention concerne un procédé de détermination d'une impédance thermique de frittage d'une couche de frittage (25) comprenant : la fourniture d'un substrat (20) ayant une impédance thermique de substrat prédéterminée, la disposition de la couche de frittage (25) sur le substrat (20) formant avec la couche de frittage (25) un empilement, le positionnement d'au moins une puce semi-conductrice (30) comprenant un élément semi-conducteur (40) avec au moins deux électrodes élémentaires (45, 47) sur la couche de frittage (25), l'injection d'un courant électrique à travers lesdites électrodes élémentaires (45, 47) pour mesurer un paramètre sensible à la température de l'élément semi-conducteur (40), le chauffage de l'empilement avec une puissance thermique prédéterminée, la détermination, pendant le frittage, d'une température d'élément semi-conducteur à partir du paramètre sensible à la température mesurée, la mesure d'une température de l'empilement, la détermination d'une impédance thermique d'empilement par soustraction de la température d'élément semi-conducteur de la température d'empilement et division par la puissance thermique prédéterminée, et la soustraction de l'impédance thermique de substrat prédéterminée de l'impédance thermique d'empilement.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)