WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018063642) METHODS AND STRUCTURES FOR DICING INTEGRATED CIRCUITS FROM A WAFER
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/063642 International Application No.: PCT/US2017/048922
Publication Date: 05.04.2018 International Filing Date: 28.08.2017
IPC:
Applicants: INTEL IP CORPORATION[US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventors: MICCOLI, Giuseppe; DE
Agent: BERNADICOU, Michael A.; US
AUYEUNG, Al; US
BLAIR, Steven R.; US
BLANK, Eric S.; US
BRASK, Justin K.; US
COFIELD, Michael A.; US
DANSKIN, Timothy A.; US
GARTHWAITE, Martin S.; US
HALEVA, Aaron S.; US
MAKI, Nathan R.; US
MARLINK, Jeffrey S.; US
MOORE, Michael S.; US
PARKER, Wesley E.; US
PUGH, Joseph A.; US
RASKIN, Vladimir; US
STRAUSS, Ryan N.; US
WANG, Yuke; US
YATES, Steven D.; US
Priority Data:
15/283,14330.09.2016US
Title (EN) METHODS AND STRUCTURES FOR DICING INTEGRATED CIRCUITS FROM A WAFER
(FR) PROCÉDÉS ET STRUCTURES POUR LE DÉCOUPAGE EN DÉS DE CIRCUITS INTÉGRÉS À PARTIR D'UNE PLAQUETTE
Abstract: front page image
(EN) Dicing a semiconductor wafer into chips may include (and structures may result from) forming a lateral chip dicing pattern of vertical metal stack kerf (MSK) structures from a depth below an upper surface of a substrate of a wafer, up through metalization layers of the wafer, to a top surface of the wafer. This dicing pattern may separate or define the perimeters/edges of the chips to be diced. A protective layer over the wafer can be etched to form a pattern of openings to the pattern of MSK structures. Then, a wet etch through the pattern of openings in the protective layer removes the MSK structures and forms lateral chip dicing trench pattern to the depth below the upper surface of the substrate along the intended lateral dicing pattern. A bottom surface of the substrate can be ground to expose the bottom of the trench pattern and dice the chips.
(FR) Le découpage en dés d'une plaquette semi-conductrice en puces peut comprendre (et des structures peuvent résulter de) la formation d'un motif de découpage en dés de puce latéral de structures à entaille d'empilement métallique (MSK) verticales à partir d'une profondeur sous une surface supérieure d'un substrat d'une plaquette, jusqu'à travers des couches de métallisation de la plaquette, jusqu'à une surface supérieure de la plaquette. Ce motif de découpage en dés peut séparer ou délimiter les périmètres/bords des puces à découper en dés. Une couche de protection sur la plaquette peut être gravée pour former un motif d'ouvertures sur le motif de structures MSK. Ensuite, une gravure humide à travers le motif d'ouvertures dans la couche de protection élimine les structures MSK et forme un motif de tranchée de découpage en dés de puce latérale à la profondeur sous la surface supérieure du substrat le long du motif de découpage en dés latéral prévu. Une surface inférieure du substrat peut être meulée pour exposer le fond du motif de tranchée et découper en dés les puces.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)