WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018063588) SHARED COMMAND ADDRESS (C/A) BUS FOR MULTIPLE MEMORY CHANNELS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/063588    International Application No.:    PCT/US2017/047990
Publication Date: 05.04.2018 International Filing Date: 22.08.2017
IPC:
G06F 13/40 (2006.01), G06F 13/16 (2006.01)
Applicants: INTEL CORPORATION [US/US]; Intel Corporation 2200 Mission College Blvd Santa Clara, California 95054 (US)
Inventors: HOSSAIN, MD Altaf; (US).
ABOULENEIN, Nagi; (US).
BHARATHAN, Jayapratap; (US)
Agent: YAZICIGIL, Vanessa; (US).
FLEMING, Caroline; (US).
ALDOUS, Alan; (US)
Priority Data:
15/278,802 28.09.2016 US
Title (EN) SHARED COMMAND ADDRESS (C/A) BUS FOR MULTIPLE MEMORY CHANNELS
(FR) BUS D'ADRESSE DE COMMANDE PARTAGÉE (C/A) POUR DE MULTIPLES CANAUX DE MÉMOIRE
Abstract: front page image
(EN)A shared command/address (C/A) bus for memory devices in a multi-channel configuration can enable reducing the number of pins and signal lines in a memory subsystem. In one embodiment, a memory controller includes hardware logic to generate commands to access a plurality of memory devices via a plurality of channels and input/output (I/O) circuitry to transmit command/address (C/A) information for the commands to the plurality of memory devices over a single C/A bus for the plurality of channels. In one embodiment, double-speed strobe signal lines can also enable reducing the number of pins and signal lines in a memory subsystem.
(FR)L'invention concerne un bus de commande/adresse partagé (C/A) pour des dispositifs de mémoire dans une configuration multicanal peut permettre de réduire le nombre de broches et de lignes de signal dans un sous-système de mémoire. Dans un mode de réalisation, un contrôleur de mémoire comprend une logique matérielle pour générer des commandes pour accéder à une pluralité de dispositifs de mémoire par l'intermédiaire d'une pluralité de canaux et une entrée/sortie (I/O) des circuits pour transmettre des informations de commande/adresse (C/A) pour les commandes à la pluralité de dispositifs de mémoire sur un bus C/a unique pour la pluralité de canaux. Dans un mode de réalisation, des lignes de signal stroboscopique à double vitesse peuvent également permettre de réduire le nombre de broches et de lignes de signal dans un sous-système de mémoire.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)