WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018063454) BULK MODULATION SCHEME TO REDUCE I/O PIN CAPACITANCE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/063454    International Application No.:    PCT/US2017/036370
Publication Date: 05.04.2018 International Filing Date: 07.06.2017
IPC:
H03K 19/003 (2006.01)
Applicants: SANDISK TECHNOLOGIES LLC [US/US]; Two Legacy Town Center 6900 North Dallas Parkway Plano, Texas 75024 (US)
Inventors: MODI, Primit; (US).
RAMACHANDRA, Venkatesh; (US)
Agent: HUNTER, Paul S.; (US).
LAGERWALL, Nicholas M.; (US).
AGARWAL, Sonal; (US)
Priority Data:
15/278,684 28.09.2016 US
Title (EN) BULK MODULATION SCHEME TO REDUCE I/O PIN CAPACITANCE
(FR) SCHÉMA DE MODULATION EN MASSE POUR RÉDUIRE LA CAPACITÉ D'UNE BROCHE D'ENTRÉE/SORTIE
Abstract: front page image
(EN)A driver circuit, such as could be used as an off-chip driver for an I/O pin on a memory circuit, is presented. The driver has a PMOS connected between a supply level and the driver's output node. In an active mode, the bulk terminal of the PMOS is connected to the supply level; and in a standby mode, the PMOS's bulk terminal is set to a higher level. This reduces the leakage current through the PMOS in the standby mode, allowing for smaller device with a lower capacitance to be used.
(FR)L'invention concerne un circuit d'attaque, tel qu'il pourrait être utilisé comme circuit d'attaque hors puce pour une broche d'entrée/sortie sur un circuit de mémoire. Le circuit d'attaque a un PMOS connecté entre un niveau d'alimentation et le nœud de sortie du circuit d'attaque. Dans un mode actif, la borne massive du PMOS est connectée au niveau d'alimentation ; et dans un mode veille, la borne massive du PMOS est réglée sur un niveau supérieur. Ceci réduit le courant de fuite à travers le PMOS en mode veille, ce qui permet d'utiliser un dispositif plus petit avec une capacité inférieure.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)