WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Options
Query Language
Stem
Sort by:
List Length
Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018063380) MULTIPLE-LAYER, SELF-EQUALIZING INTERCONNECTS IN PACKAGE SUBSTRATES
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/063380 International Application No.: PCT/US2016/054939
Publication Date: 05.04.2018 International Filing Date: 30.09.2016
IPC:
H01L 23/00 (2006.01) ,H01L 23/12 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
12
Mountings, e.g. non-detachable insulating substrates
Applicants: HALL, Stephen H.[US/US]; US
CHEAH, Bok Eng[MY/MY]; MY
SREERAMA, Chaitanya[IN/US]; US
KONG, Jackson Chung Peng[MY/MY]; MY
INTEL CORPORATION[US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventors: HALL, Stephen H.; US
CHEAH, Bok Eng; MY
SREERAMA, Chaitanya; US
KONG, Jackson Chung Peng; MY
Agent: PERDOK Monique M.; US
Priority Data:
Title (EN) MULTIPLE-LAYER, SELF-EQUALIZING INTERCONNECTS IN PACKAGE SUBSTRATES
(FR) INTERCONNEXIONS À COUCHES MULTIPLES À AUTO-ÉGALISATION DANS DES SUBSTRATS DE BOÎTIER
Abstract:
(EN) A self-equalizing interconnect in a connector is installed in a microelectronic device. The self-equalizing interconnect is formed of a plurality of electrically conductive layers under conditions to offset skin-effect losses with respect to frequency change during operation. Each successive layer is configured to with the next highest electrical conductivity and subsequent electrically conductive films gradually decrease in electrical conductivity. In an embodiment, thickness of the conductive film adjacent the reference plain is configured thinnest and subsequent films are added and are seriatim gradually thicker. The highest electrically conductive film is configured closest to a reference plane in the connector, and the lowest electrically conductive film is farthest from the reference plane.
(FR) La présente invention concerne une interconnexion à auto-égalisation dans un connecteur installée dans un dispositif microélectronique. L'interconnexion à auto-égalisation est formée d'une pluralité de couches électroconductrices dans des conditions permettant de décaler les pertes par effet de peau par rapport à un changement de fréquence pendant le fonctionnement. Chaque couche successive est conçue pour avoir la conductivité électrique immédiatement supérieure, et les films électroconducteurs suivants diminuent progressivement en conductivité électrique. Dans un mode de réalisation, l'épaisseur du film conducteur adjacent au plan de référence est conçue de manière mince et des films ultérieurs sont ajoutés et sont l'un après l'autre progressivement plus épais. Le film électroconducteur le plus élevé est conçu le plus près d'un plan de référence dans le connecteur, et le film électroconducteur le plus bas est le plus éloigné du plan de référence.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)