WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Options
Query Language
Stem
Sort by:
List Length
Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018063343) SYSTEMS, METHODS, AND APPARATUSES FOR IMPLEMENTING BI-LAYER SEMICONDUCTING OXIDES IN SOURCE AND DRAIN FOR LOW ACCESS AND CONTACT RESISTANCE OF THIN FILM TRANSISTORS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/063343 International Application No.: PCT/US2016/054841
Publication Date: 05.04.2018 International Filing Date: 30.09.2016
IPC:
H01L 29/78 (2006.01) ,H01L 21/768 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29
Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having at least one potential-jump barrier or surface barrier; Capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof
66
Types of semiconductor device
68
controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified, or switched
76
Unipolar devices
772
Field-effect transistors
78
with field effect produced by an insulated gate
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70
Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in or on a common substrate or of specific parts thereof; Manufacture of integrated circuit devices or of specific parts thereof
71
Manufacture of specific parts of devices defined in group H01L21/7086
768
Applying interconnections to be used for carrying current between separate components within a device
Applicants: INTEL CORPORATION[US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventors: DEWEY, Gilbert; US
LE, Van H.; US
RIOS, Rafael; US
SHIVARAMAN, Shriram; US
KAVALIEROS, Jack T.; US
RADOSAVLJEVIC, Marko; US
Agent: BRASK, Justin, K.; US
Priority Data:
Title (EN) SYSTEMS, METHODS, AND APPARATUSES FOR IMPLEMENTING BI-LAYER SEMICONDUCTING OXIDES IN SOURCE AND DRAIN FOR LOW ACCESS AND CONTACT RESISTANCE OF THIN FILM TRANSISTORS
(FR) SYSTÈMES, PROCÉDÉS ET APPAREILS DE MISE EN ŒUVRE D'OXYDES SEMI-CONDUCTEURS BICOUCHES DANS UNE SOURCE ET UN DRAIN POUR UN ACCÈS FAIBLE ET UNE RÉSISTANCE DE CONTACT DE TRANSISTORS À COUCHES MINCES
Abstract:
(EN) In accordance with disclosed embodiments, there are provided systems, methods, and apparatuses for implementing bi-layer semiconducting oxides in a source/drain for low access and contact resistance of thin film transistors. For instance, there is disclosed in accordance with one embodiment a semiconductor device having therein a substrate; a bi-layer oxides layer formed from a first oxide material and a second oxide material, the first oxide material comprising a semiconducting oxide material and having different material properties from the second oxide material comprising a high mobility oxide material; a channel layer formed atop the substrate, the channel layer formed from the semiconducting oxide material of the bi-layer oxides layer; a high mobility oxide layer formed atop the channel layer, the high conductivity oxide layer formed from the high mobility oxide material of the bi-layer oxides layer; metallic contacts formed atop the high mobility oxide layer; a gate and a gate oxide material formed atop the high mobility oxide layer, the gate oxide material being in direct contact with the high mobility oxide layer; and spacers separating the metallic contacts from the gate and gate oxide material. Other related embodiments are disclosed.
(FR) Selon les modes de réalisation de l'invention, l'invention concerne des systèmes, des procédés et des appareils pour mettre en œuvre des oxydes semi-conducteurs bicouches dans une source/un drain pour un accès faible et une résistance de contact de transistors à couches minces. Par exemple, l'invention concerne, selon un mode de réalisation, un dispositif à semi-conducteur comprenant un substrat ; une couche d'oxydes bicouches constituée d'un premier matériau d'oxyde et d'un second matériau d'oxyde, le premier matériau d'oxyde comprenant un matériau d'oxyde semi-conducteur et ayant des propriétés de matériau différentes de celles du second matériau d'oxyde comprenant un matériau d'oxyde à mobilité élevée ; une couche de canal formée au-dessus du substrat, la couche de canal étant constituée du matériau d'oxyde semi-conducteur de la couche d'oxydes bicouches ; une couche d'oxyde à mobilité élevée formée au-dessus de la couche de canal, la couche d'oxyde à conductivité élevée étant constituée du matériau d'oxyde à mobilité élevée de la couche d'oxydes bicouches ; des contacts métalliques formés au-dessus de la couche d'oxyde à mobilité élevée ; une grille et un matériau d'oxyde de grille formés au-dessus de la couche d'oxyde à mobilité élevée, le matériau d'oxyde de grille étant en contact direct avec la couche d'oxyde à mobilité élevée ; et des entretoises séparant les contacts métalliques de la grille et du matériau d'oxyde de grille. L'invention concerne également d'autres modes de réalisation associés.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)