WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Options
Query Language
Stem
Sort by:
List Length
Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018063323) VIA & PLUG ARCHITECTURES FOR INTEGRATED CIRCUIT INTERCONNECTS & METHODS OF MANUFACTURE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/063323 International Application No.: PCT/US2016/054770
Publication Date: 05.04.2018 International Filing Date: 30.09.2016
IPC:
H01L 21/768 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70
Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in or on a common substrate or of specific parts thereof; Manufacture of integrated circuit devices or of specific parts thereof
71
Manufacture of specific parts of devices defined in group H01L21/7086
768
Applying interconnections to be used for carrying current between separate components within a device
Applicants: INTEL CORPORATION[US/US]; 2200 Mission College Blvd. Santa Clara, California 95054, US
Inventors: GULER, Leonard P.; US
WALLACE, Charles H.; US
NYHUS, Paul A.; US
Agent: HOWARD, James M.; US
Priority Data:
Title (EN) VIA & PLUG ARCHITECTURES FOR INTEGRATED CIRCUIT INTERCONNECTS & METHODS OF MANUFACTURE
(FR) ARCHITECTURES DE TROUS D'INTERCONNEXION ET DE FICHES POUR INTERCONNEXIONS DE CIRCUITS INTÉGRÉS ET PROCÉDÉS DE FABRICATION ASSOCIÉS
Abstract:
(EN) Methods and architectures for forming metal line plugs that define separations between two metal line ends, and for forming vias that interconnect the metal lines to an underlying contact. The line plugs are present in-plane with the metal lines while vias connecting the lines are in an underlying plane. One lithographic plate or reticle that prints lines at a given pitch (P) may be employed multiple times, for example each time with a pitch halving (P/2), or pitch quartering (P/4) patterning technique, to define both metal line ends and metal line vias. A one-dimensional (1D) grating mask may be employed in conjunction with cross-grating (orthogonal) masking structures that are likewise amenable to pitch splitting techniques.
(FR) L'invention concerne des procédés et des architectures pour former des fiches de lignes métalliques qui définissent des séparations entre deux extrémités de lignes métalliques, et pour former des trous d'interconnexion qui interconnectent les lignes métalliques à un contact sous-jacent. Les fiches de lignes sont présentes dans le plan avec les lignes métalliques tandis que les trous d'interconnexion reliant les lignes sont sur un plan sous-jacent. Un réticule ou plaque lithographique qui imprime des lignes selon un pas (P) donné peut être utilisé(e) de multiples fois, par exemple à chaque fois avec une technique de formation de motifs par réduction de pas de moitié (P/2) ou par quartage de pas (P/4), pour définir à la fois des extrémités de lignes métalliques et des trous d'interconnexion de lignes métalliques. Un masque de réseau unidimensionnel (1D) peut être utilisé conjointement avec des structures de masquage à réseau transversal (orthogonal) qui sont également aptes à effectuer des techniques de division de pas.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)