WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018063194) SYSTEMS, METHODS AND DEVICES FOR ISOLATION FOR SUBFIN LEAKAGE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/063194 International Application No.: PCT/US2016/054196
Publication Date: 05.04.2018 International Filing Date: 28.09.2016
IPC:
H01L 29/10 (2006.01) ,H01L 29/66 (2006.01)
Applicants: INTEL CORPORATION[US/US]; 2200 Mission Boulevard Santa Clara, California 95054, US
Inventors: CHU-KUNG, Benjamin; US
LE, Van; US
SUNG, Seung Hoon; US
KAVALIEROS, Jack; US
AGRAWAL, Ashish; US
KENNEL, Harold; US
CHOUKSEY, Siddharth; US
MURTHY, Anand; US
GHANI, Tahir; US
GLASS, Glenn; US
HUANG, Cheng-Ying; US
Agent: HOLT, Benjamin J.; US
Priority Data:
Title (EN) SYSTEMS, METHODS AND DEVICES FOR ISOLATION FOR SUBFIN LEAKAGE
(FR) SYSTÈMES, PROCÉDÉS ET DISPOSITIFS D'ISOLATION POUR FUITE DE SOUS-AILETTE
Abstract: front page image
(EN) A subfin leakage problem with respect to the silicon-germanium (SiGe)/shallow trench isolation (STI) interface can be mitigated with a halo implant. A halo implant is used to form a highly resistive layer. For example, a silicon substrate layer 204 is coupled to a SiGe layer, which is coupled to a germanium (Ge) layer. A gate is disposed on the Ge layer. An implant is implanted in the Ge layer that causes the layer to become more resistive. However, an area does not receive the implant due to being protected (or covered) by the gate. The area remains less resistive than the remainder of the Ge layer. In some embodiments, the resistive area of a Ge layer can be etched and/or an undercuttage (etch undercut or EUC) can be performed to expose the unimplanted Ge area of the Ge layer.
(FR) Un problème de fuite de sous-ailette par rapport à l'interface de silicium-germanium (SiGe)/isolation de tranchée peu profonde (STI) peut être atténué avec une implantation de halo. Une implantation de halo est utilisée pour former une couche hautement résistive. Par exemple, une couche de substrat de silicium 204 est couplée à une couche de SiGe, qui est couplée à une couche de germanium (Ge). Une grille est disposée sur la couche de Ge. Une implantation est effectuée dans la couche de Ge qui amène la couche à devenir plus résistive. Cependant, une zone ne reçoit pas l'implantation en raison d'une protection (ou couverture) par la grille. La zone reste moins résistive que le reste de la couche de Ge. Selon certains modes de réalisation, la zone résistive d'une couche de Ge peut être gravée et/ou une gravure sous-jacente (gravure sous-jacente de gravure ou EUC) peut être effectuée pour exposer la zone de Ge non implantée de la couche de Ge.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)