WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018061817) GATE DRIVING CIRCUIT AND LIGHT EMISSION DEVICE HAVING SAME
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/061817    International Application No.:    PCT/JP2017/033387
Publication Date: 05.04.2018 International Filing Date: 15.09.2017
IPC:
H03K 17/04 (2006.01), H02M 1/08 (2006.01), H03K 17/687 (2006.01)
Applicants: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LTD. [JP/JP]; 1-61, Shiromi 2-chome, Chuo-ku, Osaka-shi, Osaka 5406207 (JP)
Inventors: INA Hirohiko; (--)
Agent: KAMATA Kenji; (JP).
MAEDA Hiroo; (JP)
Priority Data:
2016-189092 28.09.2016 JP
Title (EN) GATE DRIVING CIRCUIT AND LIGHT EMISSION DEVICE HAVING SAME
(FR) CIRCUIT D'ATTAQUE DE GRILLE ET DISPOSITIF D’ÉMISSION DE LUMIÈRE LE COMPRENANT
(JA) ゲート駆動回路およびそれを備える発光装置
Abstract: front page image
(EN)A gate driving circuit comprises: an on-voltage application unit that applies, to a gate terminal, an on-voltage equal to or greater than a threshold voltage; an on-voltage variation unit that varies the on-voltage; and an off-voltage application unit that applies, to the gate terminal, an off-voltage lower than the threshold voltage that removes charges from a parasitic capacitance between the gate terminal and a first terminal. The on-voltage variation unit varies the on-voltage in such a manner that a first on-voltage equal to or greater than the threshold voltage is applied at the beginning of an on-interval of the semiconductor switching element and a second on-voltage lower than the first on-voltage and equal to or greater than the threshold voltage is applied at the end of the on-interval. In this way, a gate driving circuit capable of further shortening the turn-off time of a semiconductor switching element is provided.
(FR)Un circuit d'attaque de grille comprend : une unité d'application de tension à l'état passant qui applique, à une borne de grille, une tension à l'état passant supérieure ou égale à une tension de seuil ; une unité de variation de tension à l'état passant qui fait varier la tension à l'état passant ; et une unité d'application de tension à l'état bloqué qui applique, à la borne de grille, une tension à l'état bloqué inférieure à la tension de seuil qui élimine les charges d'une capacité parasite entre la borne de grille et une première borne. L'unité de variation de tension à l'état passant fait varier la tension à l'état passant de telle sorte qu'une première tension à l'état passant supérieure ou égale à la tension de seuil est appliquée au début d'un intervalle à l'état passant de l'élément de commutation à semi-conducteur et une seconde tension à l'état passant inférieure à la première tension à l'état passant et supérieure ou égale à la tension de seuil est appliquée à la fin de l'intervalle à l'état passant. De cette manière, l'invention concerne un circuit d'attaque de grille capable de raccourcir davantage le temps d'arrêt d'un élément de commutation à semi-conducteur.
(JA)ゲート駆動回路は、ゲート端子に閾値電圧以上のオン電圧を印加するオン電圧印加部と、オン電圧を変化させるオン電圧可変部と、ゲート端子に、閾値電圧よりも低く、且つ、ゲート端子と第1端子との間の寄生容量から電荷を引き抜くオフ電圧を印加するオフ電圧印加部を備える。オン電圧可変部は、半導体スイッチング素子のオン期間の開始時においてオン電圧を閾値電圧以上の第1オン電圧を印加し、オン期間の終了時においてオン電圧を第1オン電圧よりも低く、かつ、閾値電圧以上の第2オン電圧を印加するように、オン電圧を変化させる。これにより、半導体スイッチング素子のターンオフ時間をさらに短くできるゲート駆動回路を提供する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)