WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018061177) SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/061177    International Application No.:    PCT/JP2016/078998
Publication Date: 05.04.2018 International Filing Date: 30.09.2016
IPC:
H01L 27/04 (2006.01), H01L 21/329 (2006.01), H01L 21/822 (2006.01), H01L 29/06 (2006.01), H01L 29/41 (2006.01), H01L 29/739 (2006.01), H01L 29/78 (2006.01), H01L 29/866 (2006.01)
Applicants: SHINDENGEN ELECTRIC MANUFACTURING CO., LTD. [JP/JP]; 2-1, Ohtemachi 2-chome, Chiyoda-ku, Tokyo 1000004 (JP)
Inventors: KOTANI Ryohei; (JP).
MATSUBARA Toshiki; (JP).
ISHIZUKA Nobutaka; (JP).
MIKAWA Masato; (JP).
OSHINO Hiroshi; (JP)
Agent: NAGAI Hiroshi; (JP).
NAKAMURA Yukitaka; (JP).
SATO Yasukazu; (JP).
ASAKURA Satoru; (JP).
DEGUCHI Tomoya; (JP).
YOSHIDA Shoji; (JP)
Priority Data:
Title (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
Abstract: front page image
(EN)[Problem] To provide a semiconductor device capable of suppressing fluctuation in the withstand voltage of an overvoltage protection diode. [Solution] A semiconductor device 1 according to an embodiment comprises: an insulation film 4 formed on a voltage-withstanding region B; an overvoltage protection diode 5 including N-type semiconductor layers 5a and P-type semiconductor layers 5b alternately arranged adjacent to one another on the insulation film 4; conductor parts 6, 7, 8, 9 formed on the insulation film 4 and electrically connected to the overvoltage protection diode 5; an insulation film 15 that covers the overvoltage protection diode 5 and the conductor parts 6, 7, 8, 9; and high-potential parts 17 provided above the overvoltage protection diode 5 with the insulation film 15 therebetween. The P-type impurity concentration of the P-type semiconductor layer 5b is lower than the N-type impurity concentration of the N-type semiconductor layer 5a. The high-potential part 17 is made so as to have a higher potential than the potential of the P-type semiconductor layer 5b located directly below the high-potential part 17 in a state where a reverse bias is applied.
(FR)Le problème décrit par la présente invention est de fournir un dispositif à semi-conducteur capable de supprimer une fluctuation de la tension de tenue d'une diode de protection contre les surtensions. À cet effet, l'invention concerne un dispositif à semi-conducteur 1 selon un mode de réalisation qui comprend : un film d'isolation 4 formé sur une région de tenue à la tension B ; une diode de protection contre les surtensions 5 comprenant des couches semi-conductrices de type N 5a et des couches semi-conductrices de type P 5b disposées en alternance adjacentes les unes aux autres sur le film d'isolation 4 ; des parties conductrices 6, 7, 8, 9 formées sur le film d'isolation 4 et connectées électriquement à la diode de protection contre les surtensions 5 ; un film d'isolation 15 qui recouvre la diode de protection contre les surtensions 5 et les parties conductrices 6, 7, 8, 9 ; et des parties haute tension 17 disposées au-dessus de la diode de protection contre les surtensions 5 ayant le film d'isolation 15 entre elles. La concentration en impuretés de type P de la couche semi-conductrice de type P 5b est inférieure à la concentration en impuretés de type N de la couche semi-conductrice de type N 5a. La partie haute tension 17 est réalisée de manière à avoir un potentiel plus élevé que le potentiel de la couche semi-conductrice de type P 5b située directement en dessous de la partie haute tension 17 dans un état où une polarisation inverse est appliquée.
(JA)【課題】過電圧保護ダイオードの耐圧変動を抑制することが可能な半導体装置を提供する。 【解決手段】実施形態の半導体装置1は、耐圧領域B上に形成された絶縁膜4と、絶縁膜4上に交互に隣接配置されたN型半導体層5aとP型半導体層5bを有する過電圧保護ダイオード5と、絶縁膜4上に形成され、過電圧保護ダイオード5に電気的に接続された導体部6,7,8,9と、過電圧保護ダイオード5および導体部6,7,8,9を被覆する絶縁膜15と、絶縁膜15を介して過電圧保護ダイオード5の上方に設けられた高電位部17と、を備え、P型半導体層5bのP型不純物濃度は、N型半導体層5aのN型不純物濃度より低く、高電位部17は、逆バイアス印加状態において、高電位部17の直下に位置するP型半導体層5bの電位よりも高い電位を有するように構成されている。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)