WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018057262) CLOCK SYNCHRONIZATION
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/057262 International Application No.: PCT/US2017/049595
Publication Date: 29.03.2018 International Filing Date: 31.08.2017
IPC:
H03L 7/14 (2006.01) ,H04W 52/02 (2009.01)
Applicants: QUALCOMM INCORPORATED[US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714, US
Inventors: BLACK, Justin; US
WANG, Cheng-Han; US
YANG, Jeongsik; US
Agent: PARADICE, William L., III; US
Priority Data:
15/273,01522.09.2016US
Title (EN) CLOCK SYNCHRONIZATION
(FR) SYNCHRONISATION D’HORLOGE
Abstract: front page image
(EN) An apparatus and a method are disclosed for synchronizing clock signals distributed within a wireless device. In some embodiments, a local oscillator (LO) clock signal is buffered and distributed to two or more transceivers within the wireless device. Each transceiver may include a configurable clock divider to divide the distributed LO clock signal and generate an output clock signal. A phase detector compares output clock signals from each of the configurable clock dividers and generates an output signal in accordance with a determined phase difference. The phase detector output signal may cause at least one of the configurable clock dividers to modify its respective output clock signal, and thereby synchronize output clock signals between different configurable clock dividers. In some embodiments, a clock signal from a configurable clock divider may be modified (shifted) by approximately 90 or 180 degrees.
(FR) La présente invention concerne un appareil et un procédé de synchronisation de signaux d’horloge distribués dans un dispositif sans fil. Dans certains modes de réalisation, un signal d’horloge d’oscillateur local (LO) est mis en mémoire tampon et distribué à deux ou plus de deux émetteurs-récepteurs dans le dispositif sans fil. Chaque émetteur-récepteur peut comprendre un diviseur d’horloge configurable pour diviser le signal d’horloge LO distribué et générer un signal d’horloge de sortie. Un détecteur de phase compare les signaux d’horloge de sortie de chacun des diviseurs d’horloge configurables et génère un signal de sortie en fonction d’un déphasage déterminé. Le signal de sortie de détecteur de phase peut amener au moins l’un des diviseurs d’horloge configurables à modifier son signal d’horloge de sortie respectif, et synchroniser ainsi des signaux d’horloge de sortie entre différents diviseurs d’horloge configurables. Dans certains modes de réalisation, un signal d’horloge provenant d’un diviseur d’horloge configurable peut être modifié (décalé) d’environ 90 ou 180 degrés.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)