WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018057251) STACKED COLUMNAR INTEGRATED CIRCUITS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/057251    International Application No.:    PCT/US2017/049028
Publication Date: 29.03.2018 International Filing Date: 29.08.2017
IPC:
H03K 19/0175 (2006.01), H03K 19/177 (2006.01)
Applicants: XILINX, INC. [US/US]; Attn: Legal Dept. 2100 Logic Drive San Jose, CA 95124 (US)
Inventors: WU, Ephrem, C.; (US)
Agent: LIU, Justin; (US).
PARANDOOSH, David, A.; (US).
HSU, Frederick; (US)
Priority Data:
15/272,242 21.09.2016 US
Title (EN) STACKED COLUMNAR INTEGRATED CIRCUITS
(FR) CIRCUITS INTÉGRÉS EMPILÉS EN COLONNES
Abstract: front page image
(EN)An example semiconductor device includes a first integrated circuit (IC) die (206) including a first column of cascade-coupled resource blocks (216); a second IC die (210) including a second column of cascade-coupled resource blocks (218), where an active side (211) of the second IC die is mounted to an active side (207) of the first IC die; and a plurality of electrical connections (208) between the active side of the first IC and the active side of the second IC, the plurality of electrical connections including at least one electrical connection (308) between the first column of cascade-coupled resource blocks and the second column of cascade-coupled resource blocks.
(FR)Selon un exemple, cette invention concerne un dispositif à semi-conducteur, comprenant une première puce de circuit intégré (CI) (206) comprenant une première colonne de blocs de ressource couplés en cascade (216) ; une seconde puce de circuit intégré (210) comprenant une seconde colonne de blocs de ressource couplés en cascade (218), un côté actif (211) de la seconde puce de circuit intégré étant monté sur un côté actif (207) de la première puce de circuit intégré ; et une pluralité de connexions électriques (208) entre le côté actif du premier circuit intégré et le côté actif du second circuit intégré, la pluralité de connexions électriques comprenant au moins une connexion électrique (308) entre la première colonne de blocs de ressource couplés en cascade et la seconde colonne de blocs de ressource couplés en cascade.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)