Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018057178) VARIABLE PRECISION FLOATING-POINT ADDER AND SUBTRACTOR
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/057178 International Application No.: PCT/US2017/047673
Publication Date: 29.03.2018 International Filing Date: 18.08.2017
IPC:
G06F 7/485 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
7
Methods or arrangements for processing data by operating upon the order or content of the data handled
38
Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
48
using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
483
Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
485
Adding; Subtracting
Applicants:
ALTERA CORPORATION [US/US]; 101 Innovation Drive San Jose, CA 95134, US
Inventors:
LANGHAMMER, Martin; GB
Agent:
TSAI, Jason; US
Priority Data:
15/270,49520.09.2016US
Title (EN) VARIABLE PRECISION FLOATING-POINT ADDER AND SUBTRACTOR
(FR) ADDITIONNEUR ET SOUSTRACTEUR À VIRGULE FLOTTANTE DE PRÉCISION VARIABLE
Abstract:
(EN) An integrated circuit may include a floating- point adder that supports variable precisions. The floating-point adder may receive first and second inputs to be added, where the first and second inputs each have a mantissa and an exponent. The mantissa and exponent values may be split into a near path and a far path using a dual path floating-point adder architecture depending on the difference of the exponents and on whether an addition or subtraction is being performed. The mantissa values may be left justified, while the sticky bits are right justified. The hardware for the largest mantissa can be used to support the calculations for the smaller mantissas using no additional arithmetic structures, with only some multiplexing and decoding logic.
(FR) Circuit intégré pouvant comprendre un additionneur à virgule flottante qui prend en charge des précisions variables. L'additionneur à virgule flottante peut recevoir des première et seconde entrées à additionner, les première et seconde entrées ayant chacune une mantisse et un exposant. Les valeurs de mantisse et d'exposant peuvent être divisées en un trajet proche et un trajet éloigné à l'aide d'une architecture d'additionneur à virgule flottante à double trajet en fonction de la différence des exposants et de l'exécution d'une addition ou d'une soustraction. Les valeurs de mantisse peuvent être justifiées à gauche, tandis que les bits collants sont justifiés à droite. Le matériel pour la mantisse la plus grande peut être utilisé pour prendre en charge les calculs pour les mantisses plus petites en n'utilisant pas de structures arithmétiques supplémentaires, avec seulement une certaine logique de multiplexage et de décodage.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)