WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018057115) DATA STORAGE AT CONTIGUOUS MEMORY ADDRESSES
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/057115    International Application No.:    PCT/US2017/044227
Publication Date: 29.03.2018 International Filing Date: 27.07.2017
IPC:
H03M 7/30 (2006.01)
Applicants: QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714 (US)
Inventors: MAHURIN, Eric; (US).
HOYLE, David; (US)
Agent: TOLER, JEFFREY G.; 8500 Bluffstone Cove, Suite A201 Austin, Texas 78759 (US).
MOORE, Jason L.; (US).
ROBERTSON, Jason E.; (US).
PAREKH, Aakash; (US)
Priority Data:
15/273,366 22.09.2016 US
Title (EN) DATA STORAGE AT CONTIGUOUS MEMORY ADDRESSES
(FR) STOCKAGE DE DONNÉES À DES ADRESSES DE MÉMOIRE CONTIGUËS
Abstract: front page image
(EN)A method for storing data at contiguous memory addresses includes, at a single-instruction-multiple-data (SIMD) processor, executing a parallel-prefix valid count instruction to determine a first offset of a first data vector and to determine a second offset of a second data vector that includes valid data and invalid data. The second offset is based on the first offset and a number of positions in the first data vector that are associated with valid data. The method also includes storing first valid data from the first data vector at a first memory address of a memory and storing second valid data from the second data vector at a particular memory address of the memory. The first memory address is based on the first offset and the particular memory address is based on the second offset.
(FR)Cette invention concerne un procédé de stockage de données à des adresses de mémoire contiguës, comprenant, au niveau d'un processeur à instruction unique-données multiples (SIMD), l'exécution d'une instruction de comptage de validité à préfixes en parallèle pour déterminer un premier décalage d'un premier vecteur de données et déterminer un second décalage d'un deuxième vecteur de données qui comprend des données valides et des données invalides. Le second décalage est basé sur le premier décalage et un certain nombre de positions dans le premier vecteur de données qui sont associées à des données valides. Le procédé comprend également le stockage de premières données valides à partir du premier vecteur de données à une première adresse de mémoire d'une mémoire et le stockage de secondes données valides à partir du deuxième vecteur de données à une adresse de mémoire particulière de la mémoire. La première adresse de mémoire est basée sur le premier décalage et l'adresse de mémoire particulière est basée sur le second décalage.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)