WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018057111) DISTRIBUTED DOUBLE-PRECISION FLOATING-POINT MULTIPLICATION
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/057111    International Application No.:    PCT/US2017/044082
Publication Date: 29.03.2018 International Filing Date: 27.07.2017
IPC:
G06F 7/487 (2006.01)
Applicants: ALTERA CORPORATION [US/US]; 101 Innovation Drive San Jose, CA 95134-1941 (US)
Inventors: LANGHAMMER, Martin; (GB)
Agent: OSTERHAUS, Matthew G.; (US)
Priority Data:
15/270,153 20.09.2016 US
Title (EN) DISTRIBUTED DOUBLE-PRECISION FLOATING-POINT MULTIPLICATION
(FR) MULTIPLICATION DE VIRGULE FLOTTANTE À DOUBLE PRÉCISION DISTRIBUÉE
Abstract: front page image
(EN)The present embodiments relate to circuitry that efficiently performs double-precision floating-point multiplication operations, single-precision floating-point multiplication operations, and fixed-point multiplication operations. Such circuitry may be implemented in specialized processing blocks. If desired, each specialized processing block efficiently may perform a single-precision floating-point multiplication operation, and multiple specialized processing blocks may be coupled together to perform a double-precision floating-point multiplication operation. Inter-block signaling circuits may generate rounding information and propagate the rounding information together with partial product results from a current specialized processing block to another specialized processing block.
(FR)Selon les présents modes de réalisation, l’invention concerne des circuits qui réalisent efficacement des opérations de multiplication à virgule flottante à double précision, des opérations de multiplication à virgule flottante à précision unique et des opérations de multiplication à virgule fixe. Un tel ensemble de circuits peut être mis en place dans des blocs de traitement spécialisés. Si on le souhaite, chaque bloc de traitement spécialisé peut réaliser efficacement une opération de multiplication à virgule flottante à précision unique, et de multiples blocs de traitement spécialisés peuvent être couplés l'un à l'autre pour effectuer une opération de multiplication à virgule flottante à double précision. Des circuits de signalisation inter-blocs peuvent générer des informations d'arrondi et propager les informations d'arrondi conjointement avec des résultats de produit partiel, d'un bloc de traitement spécialisé courant à un autre bloc de traitement spécialisé.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)