WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018056117) SEMICONDUCTOR DEVICE AND DISPLAY DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/056117 International Application No.: PCT/JP2017/032874
Publication Date: 29.03.2018 International Filing Date: 12.09.2017
IPC:
H01L 29/786 (2006.01) ,G09F 9/30 (2006.01)
Applicants: SHARP KABUSHIKI KAISHA[JP/JP]; 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522, JP
Inventors: MATSUKIZONO Hiroshi; --
Agent: OKUDA Seiji; JP
Priority Data:
2016-18323720.09.2016JP
Title (EN) SEMICONDUCTOR DEVICE AND DISPLAY DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET DISPOSITIF D'AFFICHAGE
(JA) 半導体装置および表示装置
Abstract: front page image
(EN) This semiconductor device (100A) is provided with: a substrate (1); a first gate electrode (2) that is arranged on the substrate; a first gate insulating layer (3) that covers the first gate electrode; a first oxide semiconductor layer (4) that faces the first gate electrode, with the first gate insulating layer being interposed therebetween; a first source electrode (5) and a first drain electrode (6), which are electrically connected to the first oxide semiconductor layer; a second gate insulating layer (7) that covers the first oxide semiconductor layer; a second gate electrode (8) that faces the first oxide semiconductor layer, with the second gate insulating layer being interposed therebetween; a third gate insulating layer (9) that covers the second gate electrode; a second oxide semiconductor layer (10) that faces the second gate electrode, with the third gate insulating layer being interposed therebetween; and a second source electrode (11) and a second drain electrode (12), which are electrically connected to the second oxide semiconductor layer.
(FR) La présente invention concerne un dispositif à semi-conducteur (100A) qui est pourvu : d'un substrat (1) ; d'une première électrode de grille (2) qui est disposée sur le substrat ; d'une première couche d'isolation de grille (3) qui recouvre la première électrode de grille ; d'une première couche semi-conductrice d'oxyde (4) qui fait face à la première électrode de grille, la première couche d'isolation de grille étant intercalée entre ces dernières ; d'une première électrode de source (5) et d'une première électrode de drain (6), qui sont raccordées électriquement à la première couche semi-conductrice d'oxyde ; d'une deuxième couche d'isolation de grille (7) qui recouvre la première couche semi-conductrice d'oxyde ; d'une seconde électrode de grille (8) qui fait face à la première couche semi-conductrice d'oxyde, la deuxième couche d'isolation de grille étant intercalée entre ces dernières ; d'une troisième couche d'isolation de grille (9) qui recouvre la seconde électrode de grille ; d'une seconde couche semi-conductrice d'oxyde (10) qui fait face à la seconde électrode de grille, la troisième couche d'isolation de grille étant intercalée entre ces dernières ; et d'une seconde électrode de source (11) et d'une seconde électrode de drain (12), qui sont raccordées électriquement à la seconde couche semi-conductrice d'oxyde.
(JA) 半導体装置(100A)は、基板(1)と、基板上に設けられた第1ゲート電極(2)と、第1ゲート電極を覆う第1ゲート絶縁層(3)と、第1ゲート絶縁層を介して第1ゲート電極に対向する第1酸化物半導体層(4)と、第1酸化物半導体層に電気的に接続された第1ソース電極(5)および第1ドレイン電極(6)と、第1酸化物半導体層を覆う第2ゲート絶縁層(7)と、第2ゲート絶縁層を介して第1酸化物半導体層に対向する第2ゲート電極(8)と、第2ゲート電極を覆う第3ゲート絶縁層(9)と、第3ゲート絶縁層を介して第2ゲート電極に対向する第2酸化物半導体層(10)と、第2酸化物半導体層に電気的に接続された第2ソース電極(11)および第2ドレイン電極(12)とを備える。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)