WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018054364) DAC CAPACITOR ARRAY, SAR ANALOG-TO-DIGITAL CONVERTER AND METHOD FOR REDUCING POWER CONSUMPTION
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/054364    International Application No.:    PCT/CN2017/103046
Publication Date: 29.03.2018 International Filing Date: 23.09.2017
IPC:
H03M 1/18 (2006.01)
Applicants: SHENZHEN GOODIX TECHNOLOGY CO., LTD. [CN/CN]; Floor 13, Phase B Tengfei Industrial Building, Futian Free Trade Zone Shenzhen, Guangdong 518000 (CN)
Inventors: FAN, Shuo; (CN)
Agent: SHANGHAI CHENHAO INTELLECTUAL PROPERTY LAW FIRM GENERAL PARTNERSHIP; Room 202B 787 Zhizaoju Road, Huangpu District Shanghai 200011 (CN)
Priority Data:
PCT/CN2016/099835 23.09.2016 CN
Title (EN) DAC CAPACITOR ARRAY, SAR ANALOG-TO-DIGITAL CONVERTER AND METHOD FOR REDUCING POWER CONSUMPTION
(FR) RÉSEAU DE CONDENSATEURS CNA, CONVERTISSEUR ANALOGIQUE-NUMÉRIQUE SAR ET PROCÉDÉ DE RÉDUCTION DE CONSOMMATION D'ÉNERGIE
(ZH) 一种DAC电容阵列、SAR型模数转换器及降低功耗的方法
Abstract: front page image
(EN)Provided are a DAC capacitor array, a SAR analog-to-digital converter and a method for reducing power consumption, belonging to the field of integrated circuits. The method comprises connecting one end of respective capacitors of a first capacitor array and a second capacitor array in the DAC capacitor array to a first reference voltage via a corresponding main switch respectively; and the other end is selectively connected to an analog input signal at a positive terminal and a negative terminal, through a corresponding multiplexer switch respectively, to complete sampling. A highest bit value is determined by comparing output voltages of the first capacitor array and the second capacitor array; reference voltages of the first capacitor array and the second capacitor array are maintained or adjusted according to the highest bit value; and by comparing the output voltages of the first capacitor array with that of the second capacitor array, the values of a second highest bit and a lowest bit are further determined. Through this method, conversion power consumption can be reduced.
(FR)L'invention concerne un réseau de condensateurs CNA, un convertisseur analogique-numérique SAR et un procédé de réduction de la consommation d'énergie, relevant du domaine des circuits intégrés. Le procédé consiste à connecter respectivement une extrémité de condensateurs respectifs d'un premier réseau de condensateurs et d'un second réseau de condensateurs dans le réseau de condensateurs CNA à une première tension de référence par l'intermédiaire d'un commutateur principal correspondant ; et l'autre extrémité est sélectivement connectée respectivement à un signal d'entrée analogique au niveau d'une borne positive et d'une borne négative, par l'intermédiaire d'un commutateur de multiplexeur correspondant, en vue de terminer l'échantillonnage. Une valeur de bit le plus élevé est déterminée par comparaison des tensions de sortie du premier réseau de condensateurs et du second réseau de condensateurs ; des tensions de référence du premier réseau de condensateurs et du second réseau de condensateurs sont maintenues ou réglées en fonction de la valeur de bit le plus élevé ; et par comparaison des tensions de sortie du premier réseau de condensateurs et de celles du second réseau de condensateurs, les valeurs d'un second bit le plus élevé et d'un bit le plus bas sont en outre déterminées. Grâce à ce procédé, la consommation d'énergie de conversion peut être réduite.
(ZH)一种DAC电容阵列、SAR型模数转换器及降低功耗的方法,属于集成电路领域,其中所述方法包括将DAC电容阵列中第一电容阵列和第二电容阵列的各电容一端分别通过对应的主路开关连接于第一参考电压,另一端通过对应的多路选择开关分别选择连接于正端和负端模拟输入信号,完成采样;通过比较所述第一电容阵列与所述第二电容阵列的输出电压确定最高位的值,根据最高位的值维持或调整所述第一电容阵列和第二电容阵列的参考电压,进一步通过比较所述第一电容阵列的与所述第二电容阵列的输出电压,确定次高位以及最低位的值,通过该方法可以降低转换功耗。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)