Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018054350) PIXEL CIRCUIT AND DRIVING METHOD THEREOF, ARRAY SUBSTRATE, AND DISPLAY APPARATUS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/054350 International Application No.: PCT/CN2017/102890
Publication Date: 29.03.2018 International Filing Date: 22.09.2017
IPC:
G09G 3/3258 (2016.01)
[IPC code unknown for G09G 3/3258]
Applicants:
京东方科技集团股份有限公司 BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; 中国北京市 朝阳区酒仙桥路10号 No. 10 Jiuxianqiao Road, Chaoyang District Beijing 100015, CN
Inventors:
郑灿 ZHENG, Can; CN
Agent:
中国专利代理(香港)有限公司 CHINA PATENT AGENT (H.K.) LTD.; 中国香港特别行政区 湾仔港湾道23号鹰君中心22号楼 22/F, Great Eagle Centre 23 Harbour Road, Wanchai Hong Kong, CN
Priority Data:
201610853395.926.09.2016CN
Title (EN) PIXEL CIRCUIT AND DRIVING METHOD THEREOF, ARRAY SUBSTRATE, AND DISPLAY APPARATUS
(FR) CIRCUIT DE PIXELS ET PROCÉDÉ D'ATTAQUE ASSOCIÉ, SUBSTRAT DE RÉSEAU ET APPAREIL D'AFFICHAGE
(ZH) 像素电路及其驱动方法、阵列基板以及显示装置
Abstract:
(EN) A pixel circuit and a driving method thereof, an array substrate, and a display apparatus are provided. The pixel circuit comprises: a driving transistor (100); a pre-charging sub-circuit (101), configured to write, under the control of a scan signal and a light-emitting control signal, a power supply voltage (Vdd) to a first node (N1) in a pre-charging phase (t1+t2), wherein the first node (N1) is connected to a control electrode of the driving transistor (100); a reset sub-circuit (102), configured to lower, under the control of a reference signal, an electric potential of the first node (N1) in a reset phase (t3); a data writing sub-circuit (103), configured to write, under the control of the scan signal, a data voltage (Vdata) to the first node (N1) in a data writing phase (t4) such that the electric potential of the first node (N1) is equal to the sum of the data voltage (Vdata) and a threshold voltage of the driving transistor (100); and a light-emitting control sub-circuit (104), configured to electrically connect, under the control of the light-emitting control signal, a power supply to a light-emitting unit by means of the driving transistor (100) in a light-emitting phase (t5).
(FR) L'invention concerne un circuit de pixels et un procédé d'attaque associé, ainsi qu'un substrat et un appareil d'affichage. L'invention concerne un circuit de pixels comprenant : un transistor d'attaque (100); un sous-circuit de précharge (101) configuré pour écrire, sous la commande d'un signal de balayage et d'un signal de commande d'émission de lumière, une tension d'alimentation (Vdd) dans un premier nœud (N1) dans une phase de précharge (t1 + t2), le premier nœud (N1) étant connecté à une électrode de commande du transistor d'attaque (100); un sous-circuit de réinitialisation (102) configuré pour abaisser, sous la commande d'un signal de référence, un potentiel électrique du premier nœud (N1) dans une phase de réinitialisation (t3); un sous-circuit d'écriture de données (103) configuré pour écrire, sous la commande du signal de balayage, une tension de données (Vdata) dans le premier nœud (N1) dans une phase d'écriture de données (t4) de façon à ce que le potentiel électrique du premier nœud (N1) soit égal à la somme de la tension des données (Vdata) et d'une tension de seuil du transistor d'attaque (100); et un sous-circuit de commande d'émission de lumière (104) configuré pour raccorder électriquement, sous la commande du signal de commande d'émission de lumière, une alimentation électrique à une unité d'émission de lumière au moyen du transistor d'attaque (100) dans une phase d'émission de lumière (t5).
(ZH) 一种像素电路及其驱动方法、阵列基板以及显示装置。像素电路包括:驱动晶体管(100);预充电子电路(101),配置成在预充电阶段(t1+t2),在扫描信号和发光控制信号的控制下,将电源电压(Vdd)写入第一节点(N1),第一节点(N1)与驱动晶体管(100)的控制极连接;复位子电路(102),配置成在复位阶段(t3),在参考信号的控制下降低第一节点(N1)的电位;数据写入子电路(103),配置成在数据写入阶段(t4),在扫描信号的控制下将数据电压(Vdata)写入第一节点(N1),使第一节点(N1)的电位等于数据电压(Vdata)与驱动晶体管(100)的阈值电压之和;发光控制子电路(104),配置成在发光阶段(t5),在发光控制信号的控制下,将电源与发光单元通过驱动晶体管(100)导通。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)