WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018054339) EQUALIZER
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/054339    International Application No.:    PCT/CN2017/102803
Publication Date: 29.03.2018 International Filing Date: 21.09.2017
IPC:
H04L 25/03 (2006.01)
Applicants: HUAWEI TECHNOLOGIES CO., LTD. [CN/CN]; Huawei Administration Building, Bantian, Longgang District Shenzhen, Guangdong 518129 (CN)
Inventors: WU, Kejun; (CN).
YANG, Wei; (CN).
XIAO, Shihai; (CN)
Priority Data:
201610849008.4 23.09.2016 CN
Title (EN) EQUALIZER
(FR) ÉGALISEUR
(ZH) 均衡器
Abstract: front page image
(EN)The present invention provides an equalizer, comprising an odd processing circuit and an even processing circuit. The odd processing circuit comprises N processing circuits and a first adder, the even processing circuit comprises N processing circuits and a second adder, and each of the N processing circuits comprises a D flip-flop and a conversion circuit. In the ith processing circuit of the N processing circuits, a first input end of the conversion circuit is connected to an input end of the D flip-flop, and a second input end of the conversion circuit is connected to an output end of the D flip-flop. The output end of the D flip-flop in the ith processing circuit is connected to an input end of the D flip-flop in the (i+1)th processing circuit. According to the equalizer provided by the present invention, edge conversion is performed on a multilevel signal by respectively providing conversion circuits in the odd processing circuit and the even processing circuit of the equalizer, so that a bit error rate of the equalizer is reduced.
(FR)La présente invention concerne un égaliseur, comprenant un circuit de traitement impair et un circuit de traitement pair. Le circuit de traitement impair comprend N circuits de traitement et un premier additionneur, le même circuit de traitement pair comprend N circuits de traitement et un second additionneur, et chacun des N circuits de traitement comprend une bascule bistable D et un circuit de conversion. Dans le i ième circuit de traitement des N circuits de traitement, une première extrémité d'entrée du circuit de conversion est reliée à une extrémité d'entrée de la bascule bistable D, et une seconde extrémité d'entrée du circuit de conversion est reliée à une extrémité de sortie de la bascule bistable D. L'extrémité de sortie de la bascule bistable D dans le i ième circuit de traitement est reliée à une extrémité d'entrée de la bascule bistable D dans le (i +1) ième circuit de traitement. Selon l'égaliseur fourni par la présente invention, une conversion de bord est effectuée sur un signal à plusieurs niveaux en fournissant respectivement des circuits de conversion dans le circuit de traitement impair et le circuit de traitement pair de l'égaliseur, de sorte qu'un taux d'erreur sur les bits de l'égaliseur soit réduit.
(ZH)本发明提供一种均衡器,包括奇路处理电路和偶路处理电路,其中,奇路处理电路包括N个处理电路以及第一加法器,偶路处理电路包括N个处理电路以及第二加法器,并且,这N个处理电路中的每一个处理电路均包括一个D触发器和一个转换电路。在N个处理电路中的第i个处理电路中,转换电路的第一输入端连接D触发器的输入端,转换电路的第二输入端连接D触发器的输出端;第i个处理电路中的D触发器的输出端连接第i+1个处理电路中的D触发器的输入端。本发明所提供的均衡器,通过在均衡器的奇路处理电路以及偶路处理电路中分别设置转换电路来对多电平信号进行边沿转换处理,从而降低均衡器的误码率。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)