WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
maximize
Machine translation
1. (WO2018054214) THIN-FILM TRANSISTOR AND LIQUID CRYSTAL DISPLAY DEVICE
Document

说明书

发明名称 0001   0002   0003   0004   0005   0006   0007   0008   0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086   0087   0088   0089   0090   0091   0092   0093   0094   0095   0096  

权利要求书

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19  

经修改的权利要求 (条约第19条)

1  *   2  *   3  *   4  *   5  *   6  *   7  *   8  *   9  *   10  *   11  *   12  *   13  *   14  *   15  *   16  *   17  *   18  *   19  *  

附图

0001   0002   0003   0004   0005   0006   0007   0008   0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039  

说明书

发明名称 : 一种薄膜晶体管及液晶显示装置

[0001]
本专利申请要求2016年09月22日提交的中国专利申请号为201610842536.7,发明名称为“一种薄膜晶体管”的优先权,该申请的全文以引用的方式并入本申请中。

技术领域

[0002]
本发明涉及平板显示,具体涉及到一种薄膜晶体管及液晶显示装置。

背景技术

[0003]
目前,中小尺寸显示面板对窄边框的诉求越来越高。为了减小边框尺寸,面板上都使用GDM(Gate Driver Monolithic)电路,替代IC芯片,作为扫描线的驱动电路。GDM电路是由薄膜晶体管(TFT,Thin Film Transistor)和电容组成,直接构建在阵列基板的AA(Active Area,LCD的显示区域)区边框上的栅极驱动电路,它比IC占用的边框尺寸更小,GDM电路一定程度减小了面板边框的宽度。
[0004]
但是由于GDM电路包含的数个面积较大的TFT和电容,会降低框胶固化过程中紫外光的透过率,框胶涂覆区域不能与TFT重叠,最终限制了面板边框宽度的进一步减小。面板厂将GDM电路中的电容设计成镂空形式,以增加紫外光透过率。但电容镂空区域增加了GDM电路占用的边框面积,不能改善大尺寸TFT的透光率。
[0005]
发明内容
[0006]
为了解决现有技术中存在的问题,本发明提供一种薄膜晶体管,该薄膜晶体管具有镂空结构,增大框胶固化所使用的紫外光的透过率,从而可以与框胶涂覆区充分重叠,减小边框宽度。
[0007]
一种薄膜晶体管,包括栅极、栅绝缘层、半导体层和源极漏极层,所述栅绝缘层位于所述栅极和所述半导体层之间;所述源极漏极层与所述半导体层接触;所述栅极和所述半导体层设置成镂空结构。
[0008]
本发明还公开一种液晶显示装置,其包括阵列基板、彩膜基板和夹设于所述阵列基板与所述彩膜基板之间的液晶层,所述阵列基板包括薄膜晶体管,所述薄膜晶体管为上述薄膜晶体管。
[0009]
与现有技术相比,本发明的薄膜晶体管具有以下优点:薄膜晶体管将栅极、半导体层设计成镂空的形式,使TFT的内部形成多个分布式透光孔,可以增大框胶固化所使用的紫外光的透过率,提高涂覆在TFT上的框胶的固化率。镂空式TFT使得框胶涂覆区域可以与TFT充分重叠,从而减小边框宽度。
[0010]
附图概述
[0011]
图1a为本发明一种BCE结构的镂空式TFT的结构示意图;
[0012]
图1b为图1a沿A-A的剖面图;
[0013]
图1c为图1a沿B-B的剖面图;
[0014]
图1d为图1a沿C-C的剖面图;
[0015]
图1e为图1a的镂空式TFT的栅极结构示意图;
[0016]
图1f为图1a的镂空式TFT的半导体层结构示意图;
[0017]
图1g为图1a的镂空式TFT的源极漏极层结构示意图;
[0018]
图1h为本发明再一种BCE结构的镂空式TFT结构示意图;
[0019]
图2a为本发明另一种BCE结构的镂空式TFT的结构示意图;
[0020]
图2b为图2a沿A-A的剖面图;
[0021]
图2c为图2a沿B-B的剖面图;
[0022]
图2d为图2a沿C-C的剖面图;
[0023]
图2e为本发明又一种BCE结构的镂空式TFT的结构示意图;
[0024]
图2f为图2e的镂空式TFT的栅极结构示意图;
[0025]
图2g为图2e的镂空式TFT的源极漏极层结构示意图;
[0026]
图2h为图2e沿A-A的剖面图;
[0027]
图2i为图2e沿B-B的剖面图;
[0028]
图3a为本发明一种ES结构的镂空式TFT的结构示意图;
[0029]
图3b为图3a沿A-A的剖面图;
[0030]
图3c为图3a沿B-B的剖面图;
[0031]
图3d为图3a沿C-C的剖面图;
[0032]
图3e为图3a的镂空式TFT的栅极结构示意图;
[0033]
图3f为图3a的镂空式TFT的半导体层结构示意图;
[0034]
图3g为图3a的镂空式TFT的刻蚀阻挡孔结构示意图;
[0035]
图3h为图3a的镂空式TFT的源极漏极层结构示意图;
[0036]
图4a为本发明另一种ES结构的镂空式TFT的结构示意图;
[0037]
图4b为图4a沿A-A的剖面图;
[0038]
图4c为图4a沿B-B的剖面图;
[0039]
图4d为图4a沿C-C的剖面图;
[0040]
图4e为本发明又一种ES结构的镂空式TFT的结构示意图;
[0041]
图4f为图4e的镂空式TFT的栅极结构示意图;
[0042]
图4g为图4e的镂空式TFT的刻蚀阻挡孔结构示意图;
[0043]
图4h为图4e的镂空式TFT的源极漏极层结构示意图;
[0044]
图4i为图4e沿A-A的剖面图;
[0045]
图5a为本发明另一种ES结构的镂空式TFT的结构示意图;
[0046]
图5b为图5a沿A-A的剖面图;
[0047]
图5c为图5a沿B-B的剖面图;
[0048]
图5d为图5a沿C-C的剖面图;
[0049]
图6为本发明一实施例的液晶显示装置的结构示意图;
[0050]
图7为现有技术阵列基板的部分结构示意图;
[0051]
图8为本发明具有镂空式TFT的阵列基板的部分结构示意图。
[0052]
本发明的较佳实施方式
[0053]
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地描述。
[0054]
在附图中,为了清晰起见,会夸大层和区域的尺寸和相对尺寸。应当理解的是,当元件例如层、区域或基板被称作“形成在”、“设置在”或“位于”另一元件上时,该元件可以直接设置在所述另一元件上,或者也可以存在中间元件。相反,当元件被称作“直接形成在”或“直接设置在”另一元件上时,不存在中间元件。
[0055]
[第一实施例]
[0056]
如图1a至图1g所示,为本发明的一种薄膜晶体管,为BCE结构(背沟 道型,Back channel etching)的镂空式TFT,TFT里无电容。该镂空式TFT包括栅极1、栅绝缘层2、半导体层3、源极漏极层4和钝化层5;栅极1直接形成在衬底6上,栅极1由金属形成;栅绝缘层2位于栅极1上,将栅极1和半导体层3隔开;半导体层3位于栅绝缘层2上;源极漏极层4,用于形成源极4a和漏极4b,位于半导体层3上直接与半导体层3接触;钝化层5在最外层,位于源极漏极层4上,将薄膜晶体管与外界隔离。
[0057]
半导体层3的材料包括金属氧化物、氢化非晶硅或多晶硅,栅极1和源极漏极层4的材料包括Ti、Cu、Al、Mo、Cr中的任一种或几种构成或其中几种金属的合金。优选地,半导体层3的材料为金属氧化物,栅极1的材料为Ti或Cu,源极漏极层4的材料为Ti或Cu,衬底6可以为玻璃衬底。
[0058]
具体地,如图1e所示,栅极1包括多个相互间隔的栅极条状部14和连接多个栅极条状部14的栅极连接线16,两个栅极连接线16分别设于栅极条状部14的两端,多个栅极条状部14平行设置,每相邻两个栅极条状部14之间形成一个栅极镂空区域12,从而形成镂空结构的栅极1。栅极连接线16将间隔设置的多个栅极条状部14连接起来,以形成统一的栅极1。
[0059]
如图1f所示,半导体层3包括多个相互间隔的半导体条状部34,多个半导体条状部34平行设置,每相邻两个半导体条状部34之间设有半导体层镂空区域32,从而形成镂空结构的半导体层3。具体地,半导体层镂空区域32与栅极镂空区域12的位置对应,半导体条状部34与栅极条状部14的位置对应,半导体条状部34与栅极条状部14沿第一方向延伸且相互重叠,该第一方向例如为竖直方向。
[0060]
如图1g所示,源极漏极层4的源极4a与漏极4b分开设置,源极4a包括多个间隔设置的源极条状部42和连接多个源极条状部42端部的源极连接部44,多个源极条状部42相互平行设置;漏极4b包括多个间隔设置的漏极条状部46和连接多个漏极条状部46端部的漏极连接部48,多个漏极条状部46相互平行设置。多个源极条状部42与多个漏极条状部46沿第二方向延伸,该第二方向例如为水平方向,即上述第一方向与上述第二方向垂直,从而半导体条状部34与栅极条状部14垂直于源极条状部42与漏极条状部46设置。源极连接部44将多个间隔设置的源极条状部42连接起来,以形成统一的源 极4a;漏极连接部48将多个间隔设置的漏极条状部46连接起来,以形成统一的漏极4b。
[0061]
具体地,源极4a的多个源极条状部42与漏极4b的多个漏极条状部46相互插入配合,多个源极条状部42与多个漏极条状部46交替设置,即每两个源极条状部42之间设置一个漏极条状部46,每两个漏极条状部46之间设置一个源极条状部42。
[0062]
栅极1的栅极镂空区域12、半导体层3的半导体层镂空区域32与源极漏极层4的源极条状部42、漏极条状部46之间的间隙形成多个方形、矩形或圆形分布式透光孔9。可以理解,透光孔9也可为其他形状。透光孔9可均匀地分布于薄膜晶体管上。透光孔9的存在使得大尺寸TFT可以与框胶涂覆区域重叠而不影响框胶的固化,达到了减小显示面板边框宽度的效果。
[0063]
如图1h所示,再一实施例的BCE结构的镂空式TFT与图1a所示的BCE结构的镂空式TFT的不同点仅在于,源极4a的源极条状部42与栅极条状部14相对应的位置的宽度大于源极条状部42与栅极镂空区域12相对应的位置的宽度;漏极4b的漏极条状部46与栅极条状部14相对应的位置的宽度大于漏极条状部46与栅极镂空区域12相对应的位置的宽度。
[0064]
[第二实施例]
[0065]
如图2a至图2d所示,在第一实施例的基础上的一种改进薄膜晶体管,为BCE结构的镂空式TFT,TFT里有电容,第二实施例与第一实施例的区别在于相邻两个栅极条状部14之间设有多个栅极连接部10,相邻两个栅极条状部14之间通过多个栅极连接部10连接,栅极连接部10设于与源极条状部42和/或漏极条状部46相对应的位置。本实施例中,相邻栅极条状部14之间与源极条状部42和漏极条状部46相对应的位置均设有栅极连接部10;栅极连接部10的宽度大于源极条状部42和漏极条状部46的宽度。
[0066]
本实施例中,由于栅极1的栅极连接部10与源极漏极层4有重叠,重叠部分形成了电容,此电容由栅极1、栅绝缘层2和源极漏极层4共同构成。因为TFT里已经形成部分电容,这样就可以减少GDM电路原有电容的大小,从而进一步减小边框宽度。
[0067]
在另一实施例中,请参照图2e至图2i,相邻两个栅极条状部14之间仅 与漏极条状部46相对应的位置设有栅极连接部10。当相邻栅极条状部14之间仅与漏极条状部46相对应的位置设有栅极连接部10时,漏极条状部46的宽度大于源极条状部42的宽度。
[0068]
栅极连接部10与漏极4b的漏极条状部46重叠,而栅绝缘层2位于栅极1和源极漏极层4的中间,因此重叠区域形成了额外的电容,并且当漏极条状部46的宽度大于源极条状部42的宽度时,由于增加了漏极条状部46的宽度,因此进一步增加了此额外电容的容值大小。
[0069]
[第三实施例]
[0070]
如图3a至图3g所示,为本发明的一种薄膜晶体管,为ES结构(刻蚀阻挡型,Etch Stopper)的镂空式TFT,TFT里无电容。该镂空式TFT包括栅极1、栅绝缘层2、半导体层3、刻蚀阻挡层7、源极漏极层4和钝化层5,栅极1直接形成在衬底6上,栅极1由金属形成;栅绝缘层2位于栅极1上,将栅极1和半导体层3隔开;半导体层3位于栅绝缘层2上;源极漏极层4,用于形成源极4a和漏极4b,位于刻蚀阻挡层7上,通过刻蚀阻挡层7上的第一刻蚀阻挡孔8与半导体层3接触;刻蚀阻挡层7,位于半导体层3和源极漏极层4之间;钝化层5在最外层,位于源极漏极层4上,将薄膜晶体管与外界隔离。具体地,刻蚀阻挡层7与第一刻蚀阻挡孔8为互补的形状。
[0071]
半导体层3的材料包括金属氧化物、氢化非晶硅或多晶硅,栅极1和源极漏极层4的材料包括Ti、Cu、Al、Mo、Cr中的任一种或几种构成或其中几种金属的合金。优选地,半导体层的材料为金属氧化物,栅极的材料为Ti或Cu,源极漏极的材料为Ti或Cu,衬底6可以为玻璃衬底。
[0072]
具体地,如图3e所示,栅极1包括多个相互间隔的栅极条状部14和连接多个栅极条状部14的栅极连接线16,两个栅极连接线16分别设于栅极条状部14的两端,多个栅极条状部14平行设置,每相邻两个栅极条状部14之间形成一个栅极镂空区域12,从而形成镂空结构的栅极1。栅极连接线16将间隔设置的多个栅极条状部14连接起来,以形成统一的栅极1。
[0073]
如图3f所示,半导体层3包括多个相互间隔的半导体条状部34,多个半导体条状部34平行设置,每相邻两个半导体条状部34之间设有半导体层镂空区域32,从而形成镂空结构的半导体层3。具体地,半导体层镂空区域 32与栅极镂空区域12的位置对应,半导体条状部34与栅极条状部14的位置对应,半导体条状部34与栅极条状部14沿第一方向延伸且相互重叠,该第一方向例如为竖直方向。
[0074]
如图3g所示,源极漏极层4的源极4a与漏极4b分开设置,源极4a包括多个间隔设置的源极条状部42和连接多个源极条状部42端部的源极连接部44,多个源极条状部42相互平行设置;漏极4b包括多个间隔设置的漏极条状部46和连接多个漏极条状部46端部的漏极连接部48,多个漏极条状部46相互平行设置。多个源极条状部42与多个漏极条状部46沿第二方向延伸,该第二方向例如为水平方向,即上述第一方向与上述第二方向垂直,从而半导体条状部34与栅极条状部14垂直于源极条状部42与漏极条状部46设置。源极连接部44将多个间隔设置的源极条状部42连接起来,以形成统一的源极4a;漏极连接部48将多个间隔设置的漏极条状部46连接起来,以形成统一的漏极4b。
[0075]
具体地,源极4a的多个源极条状部42与漏极4b的多个漏极条状部46相互插入配合,多个源极条状部42与多个漏极条状部46交替设置,即每两个源极条状部42之间设置一个漏极条状部46,每两个漏极条状部46之间设置一个源极条状部42。
[0076]
源极条状部42与栅极条状部14相对应的位置的宽度大于源极条状部42与栅极镂空区域12相对应的位置的宽度;漏极条状部46与栅极条状部14相对应的位置的宽度大于漏极条状部46与栅极镂空区域12相对应的位置的宽度。
[0077]
栅极1的栅极镂空区域12、半导体层3的半导体层镂空区域32与源极漏极层4的源极条状部42、漏极条状部46之间的间隙形成多个方形、矩形或圆形分布式透光孔9。可以理解,透光孔9也可为其他形状。透光孔9可均匀地分布于薄膜晶体管上。透光孔9的存在使得大尺寸TFT可以与框胶涂覆区域重叠而不影响框胶的固化,达到了减小显示面板边框宽度的效果。
[0078]
第一刻蚀阻挡孔8开设于刻蚀阻挡层7和源极漏极层4与栅极1交叠处相对应的位置,源极漏极层4填充第一刻蚀阻挡孔8从而穿过刻蚀阻挡层7与半导体层接触。
[0079]
[第四实施例]
[0080]
如图4a至图4d所示,在第三实施例的基础上的一种改进薄膜晶体管,为ES结构的镂空式TFT,TFT里有电容,第四实施例与第三实施例的区别在于相邻两个栅极条状部14之间设有多个栅极连接部10,相邻两个栅极条状部14之间通过多个栅极连接部10连接,栅极连接部10设于与源极条状部42和/或漏极条状部46相对应的位置。本实施例中,相邻栅极条状部14之间与源极条状部42和漏极条状部46相对应的位置均设有栅极连接部10;栅极连接部10的宽度大于源极条状部42和漏极条状部46的宽度。
[0081]
本实施例中,由于栅极1的栅极连接部10与源极漏极层4有重叠,重叠部分形成了电容,此电容由栅极1、栅绝缘层2和源极漏极层4共同构成。因为TFT里已经形成部分电容,这样就可以减少GDM电路原有电容的大小,从而进一步减小边框宽度。
[0082]
进一步地,刻蚀阻挡层7与栅极连接部10相对应的位置还开设有第二刻蚀阻挡孔11。
[0083]
在另一实施例中,请参照图4e至图4h,相邻两个栅极条状部14之间仅与漏极条状部46相对应的位置设有栅极连接部10。
[0084]
栅极连接部10与漏极4b的漏极条状部46重叠,而栅绝缘层2位于栅极1和源极漏极层4两层金属层的中间,因此重叠区域形成了额外的电容,并且当漏极条状部46的宽度大于源极条状部42的宽度时,由于增加了漏极条状部46的宽度,因此进一步增加了此额外电容的容值大小。
[0085]
[第五实施例]
[0086]
如图5a至5d所示,在第四实施例的基础上的另一种改进薄膜晶体管为ES结构的镂空式TFT,TFT里有电容,第五实施例与第四实施例的区别在于所述将各区间的刻蚀阻挡孔8打通成一个刻蚀阻挡孔,以增大栅极1、栅绝缘层2和源极漏极层4共同构成的电容,并节省刻蚀阻挡孔所占用的多余空间。连通的刻蚀阻挡孔可以增大重叠区域的面积,从而进一步增大重叠区域的电容容值,进而达到进一步减小显示面板边框宽度的效果。
[0087]
可以理解,本发明的薄膜晶体管可以为上述第一实施例-第五实施例中的 结构形式,也可为其他未示出的结构形式,例如TG结构(顶栅型,Top gate)的镂空式TFT,只要将其栅极和半导体层设置成镂空结构即可。
[0088]
[第六实施例]
[0089]
本发明还提供一种液晶显示装置,请参阅图6,一实施例的液晶显示装置包括阵列基板22、彩膜基板21和夹设于阵列基板22与彩膜基板21之间的液晶层23,阵列基板22包括上述任意一种薄膜晶体管。
[0090]
具体地,上述薄膜晶体管设于阵列基板22的边框处,作为栅极驱动电路。
[0091]
图7为现有技术中阵列基板,包括框胶100和非镂空式TFT102,框胶涂覆区域不能与TFT重叠,否则会降低框胶固化过程中紫外光的透过率。
[0092]
图8为含有本发明第一实施例至第五实施例中任意一种镂空式TFT的阵列基板,包括框胶104和镂空式TFT106,镂空式TFT106使得框胶涂覆区域可以与镂空TFT充分重叠从而进一步减小边框宽度。
[0093]
本发明实施例提供的薄膜晶体管和液晶显示装置具有以下优点:薄膜晶体管将栅极、半导体层设计成镂空的形式,使TFT的内部形成多个分布式排列的透光孔,可以增大框胶固化所使用的紫外光的透过率,提高涂覆在TFT上的框胶的固化率。镂空式TFT使得框胶涂覆区域可以与TFT充分重叠,从而减小边框宽度。
[0094]
进一步地,TFT的内部由于栅极连接部与源极漏极层有重叠形成了电容,可以减少GDM电路原有电容的大小,将镂空式TFT与镂空式电容融合,节省了镂空所浪费的空间,进一步减小了GDM电路所占用的边框宽度,有利于实现极窄边框。
[0095]
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

工业实用性

[0096]
本发明实施例中,薄膜晶体管将栅极、半导体层设计成镂空的形式,使 TFT的内部形成多个分布式排列的透光孔,可以增大框胶固化所使用的紫外光的透过率,提高涂覆在TFT上的框胶的固化率。镂空式TFT使得框胶涂覆区域可以与TFT充分重叠,从而减小边框宽度。

权利要求书

[权利要求 1]
一种薄膜晶体管,其特征在于,包括栅极(1)、栅绝缘层(2)、半导体层(3)和源极漏极层(4),所述栅绝缘层(2)位于所述栅极(1)和所述半导体层(3)之间;所述源极漏极层(4)与所述半导体层(3)接触;所述栅极(1)和所述半导体层(3)设置成镂空结构。
[权利要求 2]
根据权利要求1所述的薄膜晶体管,其特征在于,所述栅绝缘层(2)位于所述栅极(1)上,所述半导体层(3)位于所述栅绝缘层(2)上,所述源极漏极层(4)位于所述半导体层(3)上。
[权利要求 3]
根据权利要求1或2所述的薄膜晶体管,其特征在于,所述栅极(1)包括多个相互间隔的栅极条状部(14)和连接多个所述栅极条状部(14)端部的栅极连接线(16),每相邻两个所述栅极条状部(14)之间形成一个栅极镂空区域(12)。
[权利要求 4]
根据权利要求3所述的薄膜晶体管,其特征在于,所述半导体层(3)包括多个相互间隔的半导体条状部(34),每相邻两个所述半导体条状部(34)之间设有半导体层镂空区域(32),所述半导体层镂空区域(32)与所述栅极镂空区域(12)的位置对应,所述半导体条状部(34)与所述栅极条状部(14)的位置对应。
[权利要求 5]
根据权利要求4所述的薄膜晶体管,其特征在于,所述源极漏极层(4)包括源极(4a)和漏极(4b);所述源极(4a)与所述漏极(4b)分隔设置,所述源极(4a)包括多个间隔设置的源极条状部(42)和连接多个所述源极条状部(42)端部的源极连接部(44);所述漏极(4b)包括多个间隔设置的漏极条状部(46)和连接多个所述漏极条状部(46)端部的漏极连接部(48);多个所述源极条状部(42)与多个所述漏极条状部(46)相互插入配合,多个所述源极条状部(42)与多个所述漏极条状部(46)交替设置。
[权利要求 6]
根据权利要求5所述的薄膜晶体管,其特征在于,相邻两个所述栅极条状部(14)之间设有多个栅极连接部(10),所述多个栅极连接部(10)设于与所述源极条状部(42)和/或所述漏极条状部(46)相对应的位置。
[权利要求 7]
根据权利要求6所述的薄膜晶体管,其特征在于,所述栅极连接部(10)的宽度大于所述源极条状部(42)和/或所述漏极条状部(46)的宽度。
[权利要求 8]
根据权利要求6所述的薄膜晶体管,其特征在于,相邻两个所述栅极条状部(14)之间设有多个栅极连接部(10),所述多个栅极连接部(10) 设于与所述漏极条状部(46)相对应的位置。
[权利要求 9]
根据权利要求5所述的薄膜晶体管,其特征在于,所述栅极镂空区域(12)、所述半导体层镂空区域(32)与所述源极条状部(42)和所述漏极条状部(46)之间的间隙形成多个分布式透光孔(9)。
[权利要求 10]
根据权利要求1所述的薄膜晶体管,其特征在于,所述薄膜晶体管还包括刻蚀阻挡层(7),所述栅绝缘层(2)位于所述栅极(1)上,所述半导体层(3)位于所述栅绝缘层(2)上,所述刻蚀阻挡层(7)位于所述半导体层(3)和所述源极漏极层(4)之间,所述刻蚀阻挡层(7)设有第一刻蚀阻挡孔(8),所述源极漏极层(4)通过所述第一刻蚀阻挡孔(8)与所述半导体层(3)接触。
[权利要求 11]
根据权利要求10所述的薄膜晶体管,其特征在于,所述刻蚀阻挡孔(8)设于所述刻蚀阻挡层(7)对应于所述源极漏极层(4)与所述栅极(1)交叠处的位置,所述源极漏极层(4)填充所述刻蚀阻挡孔(8)从而穿过所述刻蚀阻挡层(7)与所述半导体层(3)接触。
[权利要求 12]
根据权利要求10所述的薄膜晶体管,其特征在于,所述栅极(1)包括多个相互间隔的栅极条状部(14)和连接多个所述栅极条状部(14)的栅极连接线(16),两个所述栅极连接线(16)分别设于所述栅极条状部(14)的两端,每相邻两个所述栅极条状部(14)之间形成一个栅极镂空区域(12)。
[权利要求 13]
根据权利要求12所述的薄膜晶体管,其特征在于,所述半导体层(3)包括多个相互间隔的半导体条状部(34),每相邻两个所述半导体条状部(34)之间设有半导体层镂空区域(32),所述半导体层镂空区域(32)与所述栅极镂空区域(12)的位置对应,所述半导体条状部(34)与所述栅极条状部(14)的位置对应。
[权利要求 14]
根据权利要求13所述的薄膜晶体管,其特征在于,所述源极漏极层(4)包括源极(4a)和漏极(4b);所述源极漏极层(4)的所述源极(4a)与所述漏极(4b)分隔设置,所述源极(4a)包括多个间隔设置的源极条状部(42)和连接多个所述源极条状部(42)端部的源极连接部(44);所述漏极(4b)包括多个间隔设置的漏极条状部(46)和连接多个所述漏极条状部(46)端部的漏极连接部(48);所述源极(4a)的所述源极条状部(42)与漏极(4b)的所述漏极条状部(46)相互插入配合,所述源极条状部(42)与所述漏极条状部(46)交替设置。
[权利要求 15]
根据权利要求14所述的薄膜晶体管,其特征在于,相邻所述栅极条状部(14)之间设有栅极连接部(10),所述栅极连接部(10)设于对应所 述源极条状部(42)和/或所述漏极条状部(46)的位置。
[权利要求 16]
根据权利要求15所述的薄膜晶体管,其特征在于,所述刻蚀阻挡层(7)与所述栅极连接部(10)相对应的位置还开设有第二刻蚀阻挡孔(11)。
[权利要求 17]
根据权利要求14所述的薄膜晶体管,其特征在于,所述栅极(1)的所述栅极镂空区域(12)、所述半导体层(3)的所述半导体层镂空区域(32)与所述源极漏极层(4)的所述源极条状部(42)、所述漏极条状部(46)之间的间隙形成多个分布式透光孔(9)。
[权利要求 18]
一种液晶显示装置,其特征在于,包括阵列基板(22)、彩膜基板(21)和夹设于所述阵列基板(22)与所述彩膜基板(21)之间的液晶层(23),所述阵列基板(22)包括权利要求1-17任意一项所述的薄膜晶体管。
[权利要求 19]
根据权利要求18所述的液晶显示装置,其特征在于,所述薄膜晶体管设于所述阵列基板(22)的边框处。

经修改的权利要求 (条约第19条)
[ 国际局收到日: 24 1月 2018 (24.01.2018)]

[1]
[已修改] 
一种薄膜晶体管,其特征在于,包括栅极(1)、栅绝缘层(2)、半导体层(3)和源极漏极层(4),所述栅绝缘层(2)位于所述栅极(1)和所述半导体层(3)之间;所述源极漏极层(4)与所述半导体层(3)接触;所述栅极(1)和所述半导体层(3)设置成镂空结构;
所述栅极(1)包括多个相互间隔的栅极条状部(14)和连接多个所述栅极条状部(14)端部的栅极连接线(16),每相邻两个所述栅极条状部(14)之间形成一个栅极褛空区域(12);
所述半导体层(3)包括多个相个间隔的半导体条状部(34),每相邻两个所述半导休条状部(34)之间设有半导体层镂空区域(32),所述半导体层镂空区域(32)与所述栅极镂空区域(12)的位置对应,所述半导体条状部(34)与所述栅极条状部(14)的位置对应;
所述源极漏极层(4)包括源极(4a)和漏极(4b);所述源极(4a)与所述漏极(4b)分隔设置,所述源极(4a)包括多个间隔设置的源极条状部(42)和迮接多个所述源极条状部〔42)端部的源极连接部(44);所述漏极(4b)包括多个间隔设置的漏极条状部(46)和连接多个所述漏极条状部(46)端部的漏极连接部(48);多个所述源极条状部(42)与多个所述漏极条状部(46)相互插入配合,多个所述源极条状部(42)与多个所述漏极条状部(46)交替设置;
相邻两个所述栅极条状部(14)之间设有多个栅极连接部(10),所述多个栅极连接部(10)设于与所述源极条状部(42)和/或所述漏极条状部(46)相对应的位罝。
[2]
[已修改] 
根据权利要求1所述的薄膜晶体管,其特征在于,所述栅绝缘层(2)位于所述栅极(1)上,所述半导体层(3)位于所述栅绝缘层(2)上,所源极漏极层(4)位于所述半导体层(3)上。
[3]
[已修改] 
根据权利要求1所述的薄膜晶体管,其特征在于,所述栅极连接部(10)的宽度大于所述源极条状部(42)和/或所述漏极条状部(46)的宽度。
[4]
[已修改] 
根据权利要求1所述的薄膜晶体管,其特征在于,相邻两个所述栅极条状部(14)之间设有多个栅极连接部(10),所述多个栅极连接部(10)设于与所述漏极条状部(46)相对应的位置。
[5]
[已修改] 
根据权利要求1所述的薄膜晶体管,其特征在于,所述栅极镂空区域(12)、所述半导体层镂空区域(32)与所还源极条状部(42)和所述漏极条状部(46)之间的间隙形成多个分布式透光孔(9)。
[6]
[已修改] 
一种薄膜晶体管,其特征在于,包拈栅极(1)、栅绝缘层(2)、半导体层(3)和源极漏极层(4),所述栅绝缘层(2)位于所述栅极(1)和所述半导体层(3)之间;所述源极漏极层(4)与所述半导体层(3)接触;所述栅极(1)和所述半导体层(3)设置成镂空结构;所述薄膜晶体管还包拈刻蚀阻挡层(7),所述栅绝缘层(2)位于所述栅极(1)上,所述半导体层(3)位于所述栅绝缘层(2)上,所述刻蚀阻档层(7)位于所述半导体层(3)和所述源极漏极层(4)之间,所述刻蚀阻挡层(7)设有第一刻蚀阻挡孔(8),所述源极漏极层(4)通过所述第一刻蚀阻挡孔(8)与所述半导休层(3)接触;
所述栅极(1)包括多个相互间隔的栅极条状部(14)和连接多个所述栅极条状部(14)的栅极连接线(16),两个所述栅极连接线(16)分别设于所述栅极条状部(14)的两端,每相邻两个所述栅极条状部(14)之间形成一个栅极镂空区域(12);
所述半导体层(3)包括多个相互间隔的半导体条状部(34),每相邻两个所述半导体条状部(34)之间设有半导体层镂空区域(32),所述半导体层镂空区域(32)与所述栅极镂空区域(32)的位置对应,所述半导体条状部(34)与所述栅极条状部(14)的位置对应;
所述源极漏极层(4)包括源极(4a)和漏极(4b);所述源极漏极层(4)的所述源极(4a)与所述漏极(4b)分隔设置,所述源极(4a)包括多个间隔设置的源极条状部(42)和迮接多个所述源极条状部(42)端部的源极连接部(44);所述漏极(4b)包括多个间隔设置的漏极条状部(46)和连接多个所述漏极条状部(46)端部的漏极连接部(48);所述源极(4a)的所述源极条状部(42)与漏极(4b)的所述漏极条状部(46)相互插入配合,所述源极条状部(42)与所述漏极条状部(46)交替设置;
相邻所述栅极条状部(14)之间设有栅极连接部(10),所述栅极连按部(10)设于对应所述源极条状部(42)和/或所述漏极条状部(46)的位置。
[7]
[已修改] 
根据权利要求6所述的薄膜晶体管,其特征在于,所述刻蚀阻挡孔(8)设于所述刻蚀阻挡层(7)对应于所述源极漏极层(4)与所述栅极(1)交叠处的位置,所述源极漏极层(4)填充所述刻蚀阻挡孔(8)从而穿过所述刻蚀阻挡层(7)与所述半导体层(3)接触。
[8]
[已修改] 
根据权利要求6所述的薄膜晶体管,其特征在于,所述刻蚀阻挡层(7)与所述栅极连接部(10)相对应的位置还开设有第二刻蚀阻挡孔(11)。
[9]
[已修改] 
根据权利要求6所述的薄膜晶体管,其特征在于,所述栅极(1)的所述栅极镂空区域(12)、所述半导体层(3)的所述半导体层镂空区域(32)与所述源极漏极层(4)的所述源极条状部(42)、所述漏极条状部(46)之间的间隙形成多个分布式透光孔(9)。
[10]
[已修改] 
一种液晶显示装置,其特征在于,包括阵列基板(22)、彩膜基板(21)和夹设于所述阵列基板(22)与所述彩膜基板(21)之间的液晶层(23),所述阵列基板(22)包括权利要求1-17任意一项所述的薄膜晶体管。
[11]
[已修改] 
根据权利要求10所述的液晶显示装置,其特征在于,所述薄膜晶体管设于所述阵列基板(22)的边框处。
[12]
[已删除]
[13]
[已删除]
[14]
[已删除]
[15]
[已删除]
[16]
[已删除]
[17]
[已删除]
[18]
[已删除]
[19]
[已删除]

附图

[ 图 0001]  
[ 图 0002]  
[ 图 0003]  
[ 图 0004]  
[ 图 0005]  
[ 图 0006]  
[ 图 0007]  
[ 图 0008]  
[ 图 0009]  
[ 图 0010]  
[ 图 0011]  
[ 图 0012]  
[ 图 0013]  
[ 图 0014]  
[ 图 0015]  
[ 图 0016]  
[ 图 0017]  
[ 图 0018]  
[ 图 0019]  
[ 图 0020]  
[ 图 0021]  
[ 图 0022]  
[ 图 0023]  
[ 图 0024]  
[ 图 0025]  
[ 图 0026]  
[ 图 0027]  
[ 图 0028]  
[ 图 0029]  
[ 图 0030]  
[ 图 0031]  
[ 图 0032]  
[ 图 0033]  
[ 图 0034]  
[ 图 0035]  
[ 图 0036]  
[ 图 0037]  
[ 图 0038]  
[ 图 0039]