WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018053991) ELECTROSTATIC-DISCHARGE PROTECTION CIRCUIT APPLIED TO INTEGRATED CIRCUIT
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/053991    International Application No.:    PCT/CN2017/074450
Publication Date: 29.03.2018 International Filing Date: 22.02.2017
IPC:
H01L 27/02 (2006.01)
Applicants: SHENZHEN GOODIX TECHNOLOGY CO., LTD. [CN/CN]; Floor 13, Phase B, Tengfei Industrial Building Futian Free Trade Zone Shenzhen, Guangdong 518045 (CN)
Inventors: LEE, Tsung-Lung; (CN)
Agent: SHANGHAI CHENHAO INTELLECTUAL PROPERTY LAW FIRM GENERAL PARTNERSHIP; Room202B, Building 2, 787 Zhizaoju Road Huangpu District Shanghai 200011 (CN)
Priority Data:
PCT/CN2016/100109 26.09.2016 CN
Title (EN) ELECTROSTATIC-DISCHARGE PROTECTION CIRCUIT APPLIED TO INTEGRATED CIRCUIT
(FR) CIRCUIT DE PROTECTION CONTRE LES DÉCHARGES ÉLECTROSTATIQUES APPLIQUÉ À UN CIRCUIT INTÉGRÉ
(ZH) 应用于集成电路之静电放电防护电路
Abstract: front page image
(EN)An electrostatic-discharge protection circuit (10), comprising: a first N-type transistor (Q1), a second N-type transistor (Q2), and a high-potential tracking circuit (TH); the high-potential tracking circuit (TH) comprises: a first input end (In_1), a second input end (In_2), and an output end (Out); the first input (In_1) is coupled to a metal pad (PAD), for receiving a metal-pad voltage (VPAD), the second input (In_2) receives a power-supply voltage (VDDIO), and the output (Out) is coupled to the second N-type transistor (Q2), for outputting a high-potential tracking voltage (VE2), wherein the high-potential tracking voltage (VE2) is greater than or equal to the metal-pad voltage (VPAD).
(FR)Un circuit de protection contre les décharges électrostatiques comprend : un premier transistor de type N (Q1), un second transistor de type N (Q2), et un circuit de traçage à potentiel élevé (TH); le circuit de traçage à potentiel élevé (TH) comprend : une première extrémité d'entrée (In _1), une seconde extrémité d'entrée (In_2), et une extrémité de sortie (Out); la première entrée (In _1) est couplée à un plot métallique (PAD), pour recevoir une tension de plot métallique (VPAD), la seconde entrée (In_2) reçoit une tension d'alimentation (VDDIO), et la sortie (Out) est couplé au second transistor de type N (Q2), pour délivrer en sortie une tension de traçage à potentiel élevé (VE2), la tension de traçage à potentiel élevé (VE2) étant supérieure ou égale à la tension de plot métallique (VPAD).
(ZH)一种静电放电防护电路(10),包括一第一N型晶体管(Q1)、一第二N型晶体管(Q2)以及一高电位追踪电路(TH),高电位追踪电路(TH)包含有一第一输入端(In_1)、一第二输入端(In_2)及一输出端(Out),第一输入端(In_1)耦接于金属垫(PAD),接收一金属垫电压(VPAD);第二输入端(In_2)接收一电源电压(VDDIO);输出端(Out)耦接于第二N型晶体管(Q2),用来输出一高电位追踪电压(VE2),其中高电位追踪电压(VE2)大于或等于金属垫电压(VPAD)。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)