WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018053137) INTEGRATED CIRCUIT WITH SHIELDING STRUCTURES
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/053137    International Application No.:    PCT/US2017/051574
Publication Date: 22.03.2018 International Filing Date: 14.09.2017
IPC:
H01L 23/522 (2006.01)
Applicants: XILINX, INC. [US/US]; Attn: Legal Dept. 2100 Logic Drive San Jose, CA 95124 (US)
Inventors: JING, Jing; (US).
WU, Shuxian; (US).
WU, Xin, X.; (US).
UPADHYAYA, Parag; (US)
Agent: PARANDOOSH, David, A.; (US).
LIU, Justin; (US).
PARANDOOSH, David, A.; (US)
Priority Data:
15/267,035 15.09.2016 US
Title (EN) INTEGRATED CIRCUIT WITH SHIELDING STRUCTURES
(FR) CIRCUIT INTÉGRÉ À STRUCTURES DE PROTECTION
Abstract: front page image
(EN)A semiconductor device (300) includes an interconnect structure (306) disposed over a semiconductor substrate ( 302). The interconnect structure includes a first device (330) disposed in a first portion (306-1 ) of the interconnect structure. A first shielding plane (402) including a first conductive material is disposed in a second portion (306-2) of the interconnect structure over the first portion of the interconnect structure. A second device (504) is disposed in a third portion (306-3) of the interconnect structure over the second portion of the interconnect structure. An isolation wall (320) including a second conductive material is disposed in the first, second, and third portions of the interconnect structure. The isolation wall is coupled to the first shielding plane, and surrounds the first device, the first shielding plane, and the second device.
(FR)La présente invention concerne un dispositif à semi-conducteur (300) qui comprend une structure d'interconnexion (306) disposée sur un substrat semi-conducteur ( 302). Un premier dispositif (330) est disposé dans une première partie (306-1) de la structure d'interconnexion. Un premier plan de protection (402), comprenant un premier matériau conducteur, est disposé dans une deuxième partie (306-2) de la structure d'interconnexion, sur la première partie de la structure d'interconnexion. Un second dispositif (504) est disposé dans une troisième partie (306-3) de la structure d'interconnexion, sur la deuxième partie de la structure d'interconnexion. Une paroi d'isolation (320), comprenant un second matériau conducteur, est disposée dans les première, deuxième et troisième parties de la structure d'interconnexion, la paroi d'isolation étant couplée au premier plan de protection et entourant les premier et second dispositifs ainsi que le premier plan de protection.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)