WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018052760) BORANE MEDIATED DEHYDROGENATION PROCESS FROM SILANE AND ALKYLSILANE SPECIES FOR SPACER AND HARDMASK APPLICATION
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/052760    International Application No.:    PCT/US2017/050107
Publication Date: 22.03.2018 International Filing Date: 05.09.2017
IPC:
H01L 21/02 (2006.01)
Applicants: APPLIED MATERIALS, INC. [US/US]; 3050 Bowers Avenue Santa Clara, California 95054 (US)
Inventors: CHENG, Rui; (US).
DUAN, Ziqing; (US).
GADRE, Milind; (US).
JHA, Praket P.; (US).
MALLICK, Abhijit Basu; (US).
PADHI, Deenesh; (US)
Agent: PATTERSON, B. Todd; (US).
VER STEEG, Steven H.; (US)
Priority Data:
62/393,915 13.09.2016 US
Title (EN) BORANE MEDIATED DEHYDROGENATION PROCESS FROM SILANE AND ALKYLSILANE SPECIES FOR SPACER AND HARDMASK APPLICATION
(FR) PROCÉDÉ DE DÉSHYDROGÉNATION MÉDIÉE PAR DU BORANE À PARTIR D'ESPÈCES DE SILANE ET D'ALKYLSILANE POUR APPLICATION D'ESPACEUR ET DE MASQUE DUR
Abstract: front page image
(EN)Implementations described herein generally relate to the fabrication of integrated circuits and particularly to the deposition of a boron-doped amorphous silicon layers on a semiconductor substrate. In one implementation, a method of forming a boron-doped amorphous silicon layer on a substrate is provided. The method comprises depositing a predetermined thickness of a sacrificial dielectric layer over a substrate, forming patterned features on the substrate by removing portions of the sacrificial dielectric layer to expose an upper surface of the substrate, depositing conformally a predetermined thickness of a boron-doped amorphous silicon layer on the patterned features and the exposed upper surface of the substrate and selectively removing the boron-doped amorphous silicon layer from an upper surface of the patterned features and the upper surface of the substrate using an anisotropic etching process to provide the patterned features filled within sidewall spacers formed from the boron-doped amorphous silicon layer.
(FR)Des modes de réalisation de la présente invention concernent généralement la fabrication de circuits intégrés et, en particulier, le dépôt de couches de silicium amorphe dopé au bore sur un substrat semi-conducteur. Dans un mode de réalisation, l'invention concerne un procédé de formation d'une couche de silicium amorphe dopé au bore sur un substrat. Le procédé comprend généralement le dépôt d'une épaisseur prédéterminée d'une couche diélectrique sacrificielle sur un substrat, la formation d'éléments à motifs sur le substrat par retrait de parties de la couche diélectrique sacrificielle pour exposer une surface supérieure du substrat, le dépôt de manière conforme d'une épaisseur prédéterminée d'une couche de silicum amorphe dopé au bore sur les éléments à motifs et la surface supérieure exposée du substrat, le retrait sélectif de la couche de silicium amorphe dopé au bore d'une surface supérieure des éléments à motifs et de la surface supérieure du substrat à l'aide d'un procédé de gravure anisotropique pour former les éléments à motifs remplis à l'intérieur des espaceurs de paroi latérale formés à partir de la couche de silicium amorphe dopé au bore.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)