Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018052577) MULTI-STAGE MEMORY INTEGRITY METHOD AND APPARATUS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/052577 International Application No.: PCT/US2017/045960
Publication Date: 22.03.2018 International Filing Date: 08.08.2017
IPC:
G06F 12/14 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
12
Accessing, addressing or allocating within memory systems or architectures
14
Protection against unauthorised use of memory
Applicants:
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventors:
DEUTSCH, Sergej; US
DURHAM, David D.; US
GREWAL, Karanvir S.; US
KOUNAVIS, Michael E.; US
Agent:
AUYEUNG, Al; US
BERNADICOU, Michael A.; US
BLAIR, Steven R.; US
BLANK, Eric S.; US
BRASK, Justin K.; US
COFIELD, Michael A.; US
COWGER, Graciela G.; US
DANSKIN, Timothy A.; US
FORD, Stephen S.; US
GARTHWAITE, Martin S.; US
HALEVA, Aaron S.; US
MAKI, Nathan R.; US
MARLINK, Jeffrey S.; US
MOORE, Michael S.; US
PARKER, Wesley E.; US
RASKIN, Vladimir; US
STRAUSS, Ryan N.; US
WANG, Yuke; US
YATES, Steven D.; US
Priority Data:
15/263,96213.09.2016US
Title (EN) MULTI-STAGE MEMORY INTEGRITY METHOD AND APPARATUS
(FR) APPAREIL ET PROCÉDÉ ASSOCIÉS À L'INTÉGRITÉ D'UNE MÉMOIRE À ÉTAGES MULTIPLES
Abstract:
(EN) Embodiments of apparatus, method, and storage medium associated with multi-stage memory integrity for securing/protecting memory content are described herein. In some embodiments, an apparatus may include multiple stages having respective encryption engines to encrypt data in response to a write or restore operation; wherein the encryption engines are to successively encrypt the data in a plurality of encryption stages using a plurality of tweaks based on a plurality of selectors of different types. In embodiments, the multiple stages may further comprise one or more decryption engines to partially, fully, or pseudo decrypt the plural encrypted data, in response to a read, move or copy operation; wherein the one or more decryption engines are to partially, fully, or pseudo decrypt the plural encrypted data in one or more decryption stages using one or more tweaks based on a subset of the selectors of different types.
(FR) Des modes de réalisation de l'invention concernent un appareil, un procédé et un support de stockage associés à l'intégrité d'une mémoire à étages multiples afin de sécuriser/protéger le contenu de la mémoire. Dans certains modes de réalisation, un appareil peut comprendre de multiples étages pourvus de moteurs de chiffrement respectifs de façon à chiffrer des données en réponse à une opération d'écriture ou de restauration. Les moteurs de chiffrement sont destinés à chiffrer les données successivement dans une pluralité d'étages de chiffrement à l'aide d'une pluralité d'adaptations basées sur une pluralité de sélecteurs de différents types. Dans certains modes de réalisation, les multiples étages peuvent en outre être pourvus d'un ou plusieurs moteurs de déchiffrement de façon à déchiffrer partiellement, complètement ou aléatoirement la pluralité de données chiffrées en réponse à une opération de lecture, de déplacement ou de copie. Lesdits un ou plusieurs moteurs de déchiffrement sont destinés à déchiffrer partiellement, complètement ou aléatoirement la pluralité de données chiffrées dans un ou plusieurs étages de déchiffrement à l'aide d'une ou plusieurs adaptations basées sur un sous-ensemble des sélecteurs de différents types.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)