WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018051749) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/051749    International Application No.:    PCT/JP2017/030155
Publication Date: 22.03.2018 International Filing Date: 23.08.2017
IPC:
H01L 21/822 (2006.01), H01L 21/329 (2006.01), H01L 21/76 (2006.01), H01L 23/12 (2006.01), H01L 27/04 (2006.01), H01L 29/861 (2006.01), H01L 29/866 (2006.01), H01L 29/868 (2006.01)
Applicants: MURATA MANUFACTURING CO., LTD. [JP/JP]; 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555 (JP).
NEW JAPAN RADIO CO., LTD. [JP/JP]; 3-10, Nihonbashi Yokoyama-cho, Chuo-ku, Tokyo 1038456 (JP)
Inventors: NAKAISO, Toshiyuki; (JP).
MATSUEDA, Hitoshi; (JP).
SUZUKI, Takanobu; (JP).
KAJIWARA, Kenji; (JP).
MATSUMOTO, Hideaki; (JP)
Agent: INABA, Yoshiyuki; (JP).
ONUKI, Toshifumi; (JP)
Priority Data:
2016-181269 16.09.2016 JP
Title (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF À SEMI-CONDUCTEURS ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体デバイス及びその製造方法
Abstract: front page image
(EN)Provided is a semiconductor device (100) provided with: a substrate (20) having a first main surface (10A), a second main surface (20B), and side surfaces; an element region (40) formed on the first-main-surface (10A) side of the substrate (20), a semiconductor element being formed on the element region (40); and a wiring layer (90) provided on the first main surface (10A), the wiring layer (90) including a plurality of terminal electrodes (80A, 80B) electrically connected to the semiconductor element. The substrate (10) has, in plan view of the first main surface (10A), a plurality of peripheral edge regions (30A, 30B) formed on the peripheral edge of the substrate (10). In plan view of the first main surface (10A), each of the plurality of terminal electrodes (80A, 80B) is adjacent to each of the peripheral regions (30A, 30B), respectively. In plan view of the first main surface (10A), the plurality of terminal electrodes (80A, 80B) and the element region (40) are positioned inward from the plurality of peripheral regions (30A, 30B). The plurality of peripheral regions (30A, 30B) are insulated from each other. The element region (40) and the plurality of terminal electrodes (80A, 80B) are insulated from the plurality of peripheral regions (30A, 30B).
(FR)L'invention concerne un dispositif à semi-conducteur (100) comportant : un substrat (20) ayant une première surface principale (10A), une seconde surface principale (20B), et des surfaces latérales; une région d'élément (40) formée sur le côté première surface principale (10A) du substrat (20), un élément semi-conducteur étant formé sur la région d'élément (40); et une couche de câblage (90) disposée sur la première surface principale (10A), la couche de câblage (90) comprenant une pluralité d'électrodes de borne (80A, 80B) électriquement connectées à l'élément semi-conducteur. Le substrat (10) a, dans une vue en plan de la première surface principale (10A), une pluralité de régions de bord périphérique (30A, 30B) formées sur le bord périphérique du substrat (10). Dans une vue en plan de la première surface principale (10A), chacune de la pluralité d'électrodes de borne (80A, 80B) est adjacente à chacune des régions périphériques (30A, 30B), respectivement. Dans une vue en plan de la première surface principale (10A), la pluralité d'électrodes de borne (80A, 80B) et la région d'élément (40) sont positionnées vers l'intérieur à partir de la pluralité de régions périphériques (30A, 30B). La pluralité de régions périphériques (30A, 30B) sont isolées l'une de l'autre. La région d'élément (40) et la pluralité d'électrodes de borne (80A, 80B) sont isolées de la pluralité de régions périphériques (30A, 30B).
(JA)第1主面(10A)、第2主面(20B)、及び側面を有する基板20と、基板20において第1主面(10A)側に設けられ、半導体素子が形成された素子領域(40)と、第1主面(10A)上に設けられ、半導体素子に電気的に接続された複数の端子電極(80A,80B)を含む配線層(90)とを備え、基板(10)は、第1主面(10A)の平面視において、基板(10)の周縁に形成される複数の周縁領域(30A,30B)を有し、第1主面(10A)の平面視において、複数の端子電極(80A,80B)のそれぞれは、複数の周縁領域(30A,30B)のそれぞれに隣接し、第1主面(10A)の平面視において、複数の端子電極(80A,80B)及び素子領域(40)は、複数の周縁領域(30A,30B)よりも内側に位置し、複数の周縁領域(20A,30B)は互いに絶縁されており、素子領域(40)及び複数の端子電極(80A,80B)は複数の周縁領域(30A,30B)と絶縁されている、半導体デバイス(100)を提供する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)