WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018051604) SOLID-STATE IMAGING ELEMENT, IMAGING DEVICE, AND METHOD FOR MANUFACTURING SOLID-STATE IMAGING ELEMENT
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/051604    International Application No.:    PCT/JP2017/023161
Publication Date: 22.03.2018 International Filing Date: 23.06.2017
IPC:
H01L 27/146 (2006.01), H04N 5/369 (2011.01), H04N 5/374 (2011.01)
Applicants: SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP/JP]; 4-14-1 Asahi-cho, Atsugi-shi, Kanagawa 2430014 (JP)
Inventors: NOJIMA Kenta; (JP).
NISHIKIDO Kenju; (JP)
Agent: MATSUO Kenichiro; (JP)
Priority Data:
2016-179584 14.09.2016 JP
Title (EN) SOLID-STATE IMAGING ELEMENT, IMAGING DEVICE, AND METHOD FOR MANUFACTURING SOLID-STATE IMAGING ELEMENT
(FR) ÉLÉMENT IMAGEUR À SEMI-CONDUCTEURS, DISPOSITIF IMAGEUR, ET PROCÉDÉ DE FABRICATION D’ÉLÉMENT IMAGEUR À SEMI-CONDUCTEURS
(JA) 固体撮像素子、撮像装置、及び固体撮像素子の製造方法
Abstract: front page image
(EN)To inhibit deterioration in light condensing characteristics of a solid-state imaging element as a whole caused by providing in-layer lenses, while preventing deterioration in yield and deterioration of element characteristics of the solid-state imaging element. Provided is a solid-state imaging element provided with a semiconductor substrate in which a plurality of photoelectric conversion elements are arrayed two-dimensionally in an imaging element region, and a laminate formed by laminating a plurality of layers on the semiconductor substrate. The laminate includes: an in-layer lens layer having in-layer lenses provided at positions that correspond, respectively, to the photoelectric conversion elements; a flattening layer having a substantially flat surface, the flattening layer being laminated on the in-layer lens layer; and an on-chip lens layer having on-chip lenses provided at positions that correspond, respectively, to the photoelectric conversion elements, the on-chip lens layer being the layer above the flattening layer. The in-layer lens layer has, outside the imaging element region, a plurality of structures having substantially the same height as the in-layer lenses.
(FR)L’invention vise à inhiber la détérioration des caractéristiques de condensation de lumière d’un élément imageur à semi-conducteurs dans son ensemble qui est causée par l’intégration de lentilles en couche, tout en évitant la détérioration du rendement et la détérioration de caractéristiques d’élément de l’élément imageur à semi-conducteurs. L’invention concerne un élément imageur à semi-conducteurs qui comporte un substrat semi-conducteur dans lequel une pluralité d’éléments de conversion photoélectrique sont disposés en barrette bidimensionnelle dans une zone d’élément imageur, et un stratifié formé par stratification d’une pluralité de couches sur le substrat semi-conducteur. Le stratifié inclut : une couche de lentilles en couche dans laquelle sont intégrées des lentilles en couche en des positions qui correspondent, respectivement, aux éléments de conversion photoélectrique ; une couche d’aplatissement dont la surface est sensiblement plate, la couche d’aplatissement étant stratifiée sur la couche de lentilles en couche ; et une couche de lentilles sur puce sur laquelle sont disposées des lentilles sur puce à des positions qui correspondent, respectivement, aux éléments de conversion photoélectrique, la couche de lentilles sur puce étant la couche au-dessus de la couche d’aplatissement. La couche de lentilles en couche a, à l’extérieur de la zone d’élément imageur, une pluralité de structures ayant sensiblement la même hauteur que la lentille en couche.
(JA)固体撮像素子の素子特性の悪化や歩留まりの悪化を防止しつつ、層内レンズを設けたことに起因する素子全体としての集光特性悪化を抑制する。 複数の光電変換素子が撮像素子領域内に二次元配列された半導体基板と、前記半導体基板の上に複数の層を積層して形成された積層体と、を備え、前記積層体は、前記光電変換素子のそれぞれに対応する位置に設けた層内レンズを有する層内レンズ層と、前記層内レンズ層に積層された表面略平坦な平坦化層と、前記平坦化層の上層であって前記光電変換素子のそれぞれに対応する位置に設けたオンチップレンズを有するオンチップレンズ層と、を含み、前記層内レンズ層は、前記撮像素子領域の外に前記層内レンズと略同じ高さの複数の構造体を有する、固体撮像素子。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)