Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018047244) DISPLAY DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/047244 International Application No.: PCT/JP2016/076214
Publication Date: 15.03.2018 International Filing Date: 06.09.2016
IPC:
G09G 3/20 (2006.01) ,G09G 3/36 (2006.01)
G PHYSICS
09
EDUCATING; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
G
ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
3
Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
20
for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix
G PHYSICS
09
EDUCATING; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
G
ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
3
Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
20
for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix
34
by control of light from an independent source
36
using liquid crystals
Applicants:
堺ディスプレイプロダクト株式会社 SAKAI DISPLAY PRODUCTS CORPORATION [JP/JP]; 大阪府堺市堺区匠町1番地 1, Takumi-cho, Sakai-ku, Sakai-shi, Osaka 5908522, JP
Inventors:
清水 由幸 SHIMIZU, Yoshiyuki; JP
Agent:
鮫島 睦 SAMEJIMA, Mutsumi; JP
川端 純市 KAWABATA, Junichi; JP
Priority Data:
Title (EN) DISPLAY DEVICE
(FR) DISPOSITIF D'AFFICHAGE
(JA) 表示装置
Abstract:
(EN) A display device (1) includes a display panel (10), a first gate drive circuit (11), a second gate drive circuit (12), a first gate slope formation unit (21), and a second gate slope formation unit (22). A plurality of pixels (3) is arranged in a matrix in the display panel. A plurality of gate lines (GL) for selecting pixel groups arranged along rows (X) is arranged along columns (Y) in the matrix. The first gate drive circuit supplies each gate line with a first gate drive signal from each end of the plurality of gate lines. The second gate drive circuit supplies each gate line with a second gate drive signal from each opposite end of the plurality of gate lines. The first gate slope formation unit forms a declining gate slope in the signal waveform of the first gate drive signal. The second gate slope formation unit forms a gate slope of the second gate drive signal independently of the first gate slope formation unit.
(FR) La présente invention concerne un dispositif d'affichage (1) qui comprend un panneau d'affichage (10), un premier circuit d'attaque de grille (11), un second circuit d'attaque de grille (12), une première unité de formation de pente de grille (21) et une seconde unité de formation de pente de grille (22). Une pluralité de pixels (3) est agencée dans une matrice dans le panneau d'affichage. Une pluralité de lignes de grille (GL) destinée à sélectionner des groupes de pixels agencés le long de rangées (X) est agencée le long des colonnes (Y) dans la matrice. Le premier circuit d'attaque de grille fournit à chaque ligne de grille un premier signal d'attaque de grille à partir de chaque extrémité de la pluralité de lignes de grille. Le second circuit d'attaque de grille fournit à chaque ligne de grille un second signal d'attaque de grille à partir de chaque extrémité opposée de la pluralité de lignes de grille. La première unité de formation de pente de grille forme une pente de grille déclinante dans la forme d'onde de signal du premier signal d'attaque de grille. La seconde unité de formation de pente de grille forme une pente de grille du second signal d'attaque de grille indépendamment de la première unité de formation de pente de grille.
(JA) 表示装置(1)は、表示パネル(10)と、第1のゲート駆動回路(11)と、第2のゲート駆動回路(12)と、第1のゲートスロープ形成部(21)と、第2のゲートスロープ形成部(22)とを備える。表示パネルには、複数の画素(3)がマトリックス状に配置され、マトリックスの行方向(X)に並ぶ画素群を選択するゲート線(GL)がマトリックスの列方向(Y)に複数、並置される。第1のゲート駆動回路は、複数のゲート線のそれぞれの一端から各ゲート線に第1のゲート駆動信号を供給する。第2のゲート駆動回路は、複数のゲート線のそれぞれの他端から各ゲート線に第2のゲート駆動信号を供給する。第1のゲートスロープ形成部は、第1のゲート駆動信号の信号波形における立ち下がりのスロープであるゲートスロープを形成する。第2のゲートスロープ形成部は、第1のゲートスロープ形成部とは独立して、第2のゲート駆動信号のゲートスロープを形成する。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)