Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018046683) OXIDE-BASED RESISTIVE NON-VOLATILE MEMORY CELL AND METHOD FOR MANUFACTURING SAME
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/046683 International Application No.: PCT/EP2017/072622
Publication Date: 15.03.2018 International Filing Date: 08.09.2017
IPC:
H01L 45/00 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
45
Solid state devices specially adapted for rectifying, amplifying, oscillating, or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof
Applicants:
COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES [FR/FR]; 25 Rue Leblanc Bâtiment le Ponant D 75015 PARIS, FR
Inventors:
GRENOUILLET, Laurent; FR
BARLAS, Marios; FR
BLAISE, Philippe; FR
SKLENARD, Benoït; FR
VIANELLO, Elisa; FR
Agent:
CABINET CAMUS LEBKIRI; Alexandre LEBKIRI 25 rue de maubeuge 75009 PARIS, FR
Priority Data:
165844609.09.2016FR
Title (EN) OXIDE-BASED RESISTIVE NON-VOLATILE MEMORY CELL AND METHOD FOR MANUFACTURING SAME
(FR) CELLULE MEMOIRE NON-VOLATILE RESISTIVE A BASE D'OXYDE ET SON PROCEDE DE FABRICATION
Abstract:
(EN) The present invention relates to a resistive non-volatile memory cell (100) comprising a first electrode (1), a second electrode (2) and an oxide layer (3) disposed between the first electrode and the second electrode, the memory cell being capable of reversibly switching between: - a high resistance state obtained by applying a first bias voltage between the first electrode and the second electrode; and - a low resistance state obtained by applying a second bias voltage between the first electrode and the second electrode; the oxide layer comprising a switching zone forming a conduction path prioritised for the current passing through the memory cell when the memory cell is in the low resistance state, the memory cell being characterised in that the oxide layer comprises a first zone (31) doped with aluminium or silicon, the aluminium or silicon being present in the first zone with an atomic concentration that is selected so as to locate the switching zone outside the first zone.
(FR) La présente invention se rapporte à une cellule mémoire (100) non-volatile résistive comportant une première électrode (1), une deuxième électrode (2) et une couche d'oxyde (3) disposée entre la première électrode et la deuxième électrode, la cellule mémoire étant apte à commuter de manière réversible entre : - un état à forte résistance obtenu en appliquant une première tension de polarisation entre la première électrode et la deuxième électrode; et - un état à faible résistance en appliquant une deuxième tension de polarisation entre la première électrode et la deuxième électrode; la couche d'oxyde comportant une zone de commutation formant un chemin de conduction privilégié au courant traversant la cellule mémoire lorsque la cellule mémoire est à l'état à faible résistance, la cellule mémoire étant caractérisée en ce que la couche d'oxyde comporte une première zone (31) dopée avec de l'aluminium ou du silicium, l'aluminium ou le silicium étant présent dans la première zone à une concentration atomique choisie de manière à localiser la zone de commutation en dehors de la première zone.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: French (FR)
Filing Language: French (FR)