Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018043062) SURGE SUPPRESSION CIRCUIT AND INVERTER DRIVE MOTOR SYSTEM
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/043062 International Application No.: PCT/JP2017/028678
Publication Date: 08.03.2018 International Filing Date: 08.08.2017
IPC:
H02M 7/48 (2007.01) ,H02M 1/12 (2006.01) ,H02P 29/50 (2016.01)
[IPC code unknown for H02M 7/48][IPC code unknown for H02M 1/12][IPC code unknown for H02P 29/50]
Applicants:
富士電機株式会社 FUJI ELECTRIC CO., LTD. [JP/JP]; 神奈川県川崎市川崎区田辺新田1番1号 1-1, Tanabeshinden, Kawasaki-ku, Kawasaki-shi, Kanagawa 2109530, JP
Inventors:
藤田 美和子 FUJITA Miwako; JP
Agent:
森田 雄一 MORITA Yuichi; JP
Priority Data:
2016-16772030.08.2016JP
Title (EN) SURGE SUPPRESSION CIRCUIT AND INVERTER DRIVE MOTOR SYSTEM
(FR) CIRCUIT DE SUPPRESSION DE SURTENSION ET SYSTÈME DE MOTEUR D'ENTRAÎNEMENT D'ONDULEUR
(JA) サージ抑制回路及びインバータ駆動モータシステム
Abstract:
(EN) The present invention pertains to a surge suppression circuit connected between a cable 100 and the output terminals of an inverter INV in order to drive, by means of the inverter INV, a motor M connected to the output terminal of the inverter INV via the cable 100. In addition, the present invention pertains to a motor drive system using this surge suppression circuit. The surge suppression circuit 300 is equipped with an inductance L and a resistance R connected in parallel to this inductance L, and the resistance value of the resistance R is set so as to match the impedance of the zero-phase component of the cable 100, or so as to be less than the impedance of the zero-phase component. Thus, it is possible to provide a surge suppression circuit and an inverter drive motor system which can be applied to low-voltage, small-capacity inverter without a DC voltage neutral-point terminal, and with which the zero-phase component of a surge voltage can be reduced merely by connecting to the output terminals of the inverter.
(FR) La présente invention concerne un circuit de suppression de surtension connecté entre un câble (100) et les bornes de sortie d'un onduleur INV afin d'entraîner, au moyen de l'onduleur INV, un moteur M connecté à la borne de sortie de l'onduleur INV par l'intermédiaire du câble (100). De plus, la présente invention concerne un système d'entraînement de moteur utilisant ce circuit de suppression de surtension. Le circuit de suppression de surtension (300) est équipé d'une inductance L et d'une résistance R connectée en parallèle à cette inductance L, et la valeur de résistance de la résistance R est définie de manière à correspondre à l'impédance de la composante de phase nulle du câble (100), ou de manière à être inférieure à l'impédance de la composante de phase nulle. Ainsi, il est possible de fournir un circuit de suppression de surtension et un système de moteur d'entraînement d'onduleur qui peuvent être appliqués à un onduleur à faible capacité et basse tension sans borne de point neutre de tension continue, et grâce auquel la composante de phase nulle d'une surtension peut être réduite simplement par connexion aux bornes de sortie de l'onduleur.
(JA) インバータINVの出力端にケーブル100を介して接続されたモータMをインバータINVにより駆動するために、インバータINVの出力端とケーブル100との間に接続されるサージ抑制回路、及び、このサージ抑制回路を用いたモータ駆動システムに関する。サージ抑制回路300は、インダクタンスLと、このインダクタンスLと並列に接続される抵抗Rとを備え、抵抗Rの抵抗値が、ケーブル100の零相成分のインピーダンスと整合するように、または、零相成分のインピーダンスより小さくなるように設定する。これにより、直流電圧中性点端子のない低圧・小容量のインバータに適用可能とし、かつ、インバータの出力端への接続のみによってサージ電圧の零相成分を低減可能としたサージ抑制回路及びインバータ駆動モータシステムを提供する。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)