WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018042986) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/042986    International Application No.:    PCT/JP2017/027524
Publication Date: 08.03.2018 International Filing Date: 28.07.2017
IPC:
H01L 21/82 (2006.01), H01L 21/336 (2006.01), H01L 21/822 (2006.01), H01L 21/8238 (2006.01), H01L 27/04 (2006.01), H01L 27/092 (2006.01), H01L 29/78 (2006.01)
Applicants: SOCIONEXT INC. [JP/JP]; 2-10-23 Shin-Yokohama, Kohoku-Ku, Yokohama-shi, Kanagawa 2220033 (JP)
Inventors: HINO Toshio; (--).
IWAHORI Junji; (--)
Agent: MAEDA & PARTNERS; Shin-Daibiru Bldg. 23F, 2-1, Dojimahama 1-chome, Kita-ku, Osaka-shi, Osaka 5300004 (JP)
Priority Data:
2016-166999 29.08.2016 JP
Title (EN) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
(FR) DISPOSITIF À CIRCUIT INTÉGRÉ SEMI-CONDUCTEUR
(JA) 半導体集積回路装置
Abstract: front page image
(EN)A semiconductor integrated circuit device which employs a 3-dimensional transistor device has a capacitive cell with a large capacitance value per unit area. A logic cell (1) is provided with a 3-dimensional transistor device (P11, P12, N11, N12). A capacitive cell (2) is provided with a 3-dimensional transistor device (P21, P22, N21, N22). A length (D2) by which a local wire (31) protrudes from a solid diffusion layer portion (21) in a direction away from a power supply wire (VDD) in the cell (2) is greater than a length (D1) by which a local wire (16) protrudes from a solid diffusion layer portion (11) in a direction away from the power supply wire (VDD) in the cell (1).
(FR)L’invention concerne un dispositif à circuit intégré semi-conducteur qui emploie un dispositif à transistors tridimensionnel qui a une cellule capacitive à grande valeur de capacité par aire unitaire. Une cellule logique (1) comporte un dispositif à transistors tridimensionnels (P11, P12, N11, N12). Une cellule capacitive (2) comporte un dispositif à transistors tridimensionnels (P21, P22, N21, N22). Une longueur (D2) par laquelle un câble local (31) dépasse d’une partie de couche de diffusion solide (21) dans une direction s’éloignant d’un câble d’alimentation électrique (VDD) dans la cellule (2) est supérieure à une longueur (D1) par laquelle un câble local (16) dépasse d’une partie de couche de diffusion solide (11) dans une direction s’éloignant du câble d’alimentation électrique (VDD) dans la cellule (1).
(JA)3次元トランジスタデバイスを用いた半導体集積回路装置において、単位面積当たりの容量値が大きい容量セルを実現する。論理セル(1)は、3次元トランジスタデバイス(P11,P12,N11,N12)を備える。容量セル(2)は、3次元トランジスタデバイス(P21,P22,N21,N22)を備える。セル(2)において、ローカル配線(31)が、電源配線(VDD)から離れる向きにおいて立体拡散層部(21)から突出する長さ(D2)は、セル(1)において、ローカル配線(16)が、電源配線(VDD)から離れる向きにおいて立体拡散層部(11)から突出する長さ(D1)よりも、大きい。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)