WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/042881    International Application No.:    PCT/JP2017/024911
Publication Date: 08.03.2018 International Filing Date: 07.07.2017
H03K 17/0814 (2006.01), H01L 21/822 (2006.01), H01L 27/04 (2006.01), H03K 17/695 (2006.01)
Applicants: HITACHI AUTOMOTIVE SYSTEMS, LTD. [JP/JP]; 2520, Takaba, Hitachinaka-shi, Ibaraki 3128503 (JP)
Inventors: WADA Shinichirou; (JP).
SONEHARA Masahito; (JP)
Agent: TODA Yuji; (JP)
Priority Data:
2016-170716 01.09.2016 JP
(JA) 半導体装置
Abstract: front page image
(EN)Provided is a semiconductor device that can enhance the uniformity of the temperature of a transistor in an active clamp state while maintaining the current performance. A power transistor 14 is connected in parallel to a power transistor 13. An active clamp circuit 8 is provided on a path R1 extending from a junction point P1 between the power transistor 13 and the power transistor 14 to the gate of the power transistor 13, and is energized when the voltage at the junction point P1 exceeds a first threshold. An active clamp interruption circuit 12 is provided on a path R2 extending from the active clamp circuit 12 to the gate of the power transistor 14, and interrupts or suppresses the current flowing through the path R2.
(FR)L'invention concerne un dispositif à semi-conducteur permettant d'améliorer l'uniformité de la température d'un transistor dans un état de fixation actif tout en maintenant le rendement actuel. Un transistor de puissance (14) est connecté en parallèle à un transistor de puissance (13). Un circuit de fixation actif (8) est disposé sur un trajet (R1) partant d'un point de jonction (P1) entre le transistor de puissance (13) et le transistor de puissance (14) jusqu'à la grille du transistor de puissance (13), et est excité lorsque la tension au point de jonction (P1) dépasse un premier seuil. Un circuit d'interruption de fixation actif (12) est disposé sur un trajet (R2) partant du circuit de fixation actif (12) jusqu'à la grille du transistor de puissance (14), et interrompt ou supprime le courant circulant à travers le trajet (R2).
(JA)電流性能を維持しつつ、アクティブクランプ状態におけるトランジスタの温度の均一性を向上することができる半導体装置を提供する。 パワートランジスタ14は、パワートランジスタ13に並列接続される。アクティブクランプ回路8は、パワートランジスタ13とパワートランジスタ14との間の接続点P1からパワートランジスタ13のゲートまでの経路R1に設けられ、接続点P1の電圧が第1閾値を超えた場合、導通する。アクティブクランプ遮断回路12は、アクティブクランプ回路12からパワートランジスタ14のゲートまでの経路R2に設けられ、経路R2に流れる電流を遮断又は抑制する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)