Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018040866) VDMOS DEVICE AND MANUFACTURING METHOD THEREFOR
Latest bibliographic data on file with the International BureauSubmit observation

Pub. No.: WO/2018/040866 International Application No.: PCT/CN2017/096597
Publication Date: 08.03.2018 International Filing Date: 09.08.2017
IPC:
H01L 29/78 (2006.01) ,H01L 21/336 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29
Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having at least one potential-jump barrier or surface barrier; Capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof
66
Types of semiconductor device
68
controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified, or switched
76
Unipolar devices
772
Field-effect transistors
78
with field effect produced by an insulated gate
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02
Manufacture or treatment of semiconductor devices or of parts thereof
04
the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
18
the devices having semiconductor bodies comprising elements of the fourth group of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
334
Multistep processes for the manufacture of devices of the unipolar type
335
Field-effect transistors
336
with an insulated gate
Applicants:
无锡华润上华科技有限公司 CSMC TECHNOLOGIES FAB2 CO., LTD. [CN/CN]; 中国江苏省无锡市 新区新洲路8号 No. 8 Xinzhou Road Wuxi New District, Jiangsu 214028, CN
Inventors:
卞诤 BIAN, Zheng; CN
Agent:
广州华进联合专利商标代理有限公司 ADVANCE CHINA IP LAW OFFICE; 中国广东省广州市天河区珠江东路6号4501房 (部位:自编01-03和08-12单元)(仅限办公用途) Room 4501, No. 6 Zhujiang East Road, Tianhe District, Guangzhou Guangdong 510623, CN
Priority Data:
201610789301.631.08.2016CN
Title (EN) VDMOS DEVICE AND MANUFACTURING METHOD THEREFOR
(FR) DISPOSITIF VDMOS ET SON PROCÉDÉ DE FABRICATION
(ZH) VDMOS器件及其制造方法
Abstract:
(EN) A VDMOS device and a manufacturing method therefor. The manufacturing method comprises: forming a groove in a semiconductor substrate, the groove comprising a first groove area, a second groove area, a third groove area, a fourth groove area and a fifth groove area; successively forming a first insulation layer, a first polycrystalline silicon layer and a second insulation layer on the semiconductor substrate; removing some of the second insulation layer until the first polycrystalline silicon layer is exposed; removing some of the first polycrystalline silicon layer, the remaining first polycrystalline silicon layer forming a first electrode; forming a third insulation layer on the semiconductor substrate, removing some of the third insulation layer, the second insulation layer and the first insulation layer, so that the top of the first polycrystalline silicon layer is higher than the top of the first insulation layer and the second insulation layer; and successively forming a gate oxide layer and a second polycrystalline silicon layer on the semiconductor substrate, and removing some of the second polycrystalline silicon layer, exposing the gate oxide layer located on the surface of the semiconductor substrate and the top of the second insulation layer, the remaining second polycrystalline silicon layer forming a second electrode.
(FR) La présente invention concerne un dispositif VDMOS et son procédé de fabrication. Le procédé de fabrication consiste : à former une rainure dans un substrat semi-conducteur, la rainure comprenant une première zone de rainure, une deuxième zone de rainure, une troisième zone de rainure, une quatrième zone de rainure et une cinquième zone de rainure ; à former successivement une première couche d'isolation, une première couche de silicium polycristallin et une deuxième couche d'isolation sur le substrat semi-conducteur ; à retirer une partie de la deuxième couche d'isolation jusqu'à ce que la première couche de silicium polycristallin soit exposée ; à retirer une partie de la première couche de silicium polycristallin, la première couche de silicium polycristallin restante formant une première électrode ; à former une troisième couche d'isolation sur le substrat semi-conducteur, à retirer une partie de la troisième couche d'isolation, de la deuxième couche d'isolation et de la première couche d'isolation, de telle sorte que la partie supérieure de la première couche de silicium polycristallin est plus grande que la partie supérieure de la première couche d'isolation et de la deuxième couche d'isolation ; et à former successivement une couche d'oxyde de grille et une seconde couche de silicium polycristallin sur le substrat semi-conducteur, et à retirer une partie de la seconde couche de silicium polycristallin, à exposer la couche d'oxyde de grille située sur la surface du substrat semi-conducteur et la partie supérieure de la deuxième couche d'isolation, la seconde couche de silicium polycristallin restante formant une seconde électrode.
(ZH) 一种VDMOS器件及其制造方法,制造方法包括:在半导体衬底中形成沟槽,沟槽包括第一沟槽区域、第二沟槽区域、第三沟槽区域、第四沟槽区域、以及第五沟槽区域;在半导体衬底上依次形成第一绝缘层、第一多晶硅层、第二绝缘层;去除部分第二绝缘层,直至露出第一多晶硅层;去除部分第一多晶硅层,留下的第一多晶硅层构成第一电极;在半导体衬底上形成第三绝缘层,去除部分第三绝缘层、第二绝缘层和第一绝缘层,以使第一多晶硅层的顶部高于第一绝缘层和第二绝缘层的顶部;在半导体衬底上依次形成栅氧化物层、第二多晶硅层,并去除部分第二多晶硅层,露出位于半导体衬底表面的栅氧化物层以及第二绝缘层的顶部,留下的第二多晶硅层构成第二电极。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)