Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018040128) ACCESS METHOD AND SYSTEM-ON-CHIP FOR EXTERNAL DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/040128 International Application No.: PCT/CN2016/098854
Publication Date: 08.03.2018 International Filing Date: 13.09.2016
IPC:
G06F 13/40 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
13
Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
38
Information transfer, e.g. on bus
40
Bus structure
Applicants:
邦彦技术股份有限公司 BANGYAN TECHNOLOGY CO.,LTD. [CN/CN]; 中国广东省深圳市 南山区深圳市软件产业基地第5栋B座901室 9th Floor, Block B, No.5 Building Shenzhen Software Industry Base, No.13 of the 1st Haitian Rd, Nanshan District Shenzhen, Guangdong 518000, CN
Inventors:
吴球 WU, Qiu; CN
Agent:
深圳市世纪恒程知识产权代理事务所 CENFO INTELLECTUAL PROPERTY AGENCY; 中国广东省深圳市 南山区南山大道3838号设计产业园金栋二层210-212(原南头城工业村11栋) Room 210-212, 2/F, Building "Golden" (Block 11, Industrial Village of Former Nantou Cheng) Design Industrial Park, No. 3838, Nanshan Road, Nanshan District Shenzhen, Guangdong 518052, CN
Priority Data:
201610802497.805.09.2016CN
Title (EN) ACCESS METHOD AND SYSTEM-ON-CHIP FOR EXTERNAL DEVICE
(FR) PROCÉDÉ D'ACCÈS ET SYSTÈME SUR PUCE POUR DISPOSITIF EXTERNE
(ZH) 外部设备的访问方法及片上系统
Abstract:
(EN) The present invention discloses an access method for an external device, the method being applied to a system-on-chip. The system-on-chip comprises a bus bridging module. The access method for an external device comprises: respectively acquiring a data operation delay and hold time of the external device and the system-on-chip; performing a calculation on the basis of the operation delay and the hold time, to obtain an adjustment parameter; and upon the system-on-chip accessing the external device, adjusting a timing sequence of the system-on-chip according to the adjustment parameter, such that the system-on-chip accesses the external device according to the adjusted timing sequence, wherein the access signal is a signal transmitted by the system-on-chip to the external device. The present invention further discloses a system-on-chip. The present invention can increase the efficiency of the on-chip bus in accessing the data bus or the address bus, thus reducing the access delay between the system-on-chip and the external device, and increasing the data transmission rate.
(FR) La présente invention concerne un procédé d'accès pour un dispositif externe, le procédé étant appliqué à un système sur puce. Le système sur puce comprend un module de pontage de bus. Le procédé d'accès pour un dispositif externe consiste : à acquérir respectivement un retard de fonctionnement de données et un temps de pause du dispositif externe et du système sur puce; à réaliser un calcul sur la base du retard de fonctionnement et du temps de pause, pour obtenir un paramètre de réglage; et, lorsque le système sur puce accède au dispositif externe, à régler une séquence temporelle du système sur puce en fonction du paramètre de réglage, de telle sorte que le système sur puce accède au dispositif externe selon la séquence temporelle réglée, le signal d'accès étant un signal émis par le système sur puce au dispositif externe. La présente invention concerne en outre un système sur puce. La présente invention peut augmenter l'efficacité du bus sur puce lors de l'accès au bus de données ou au bus d'adresse, réduisant ainsi le retard d'accès entre le système sur puce et le dispositif externe, et augmentant le débit de transmission de données.
(ZH) 本发明公开了一种外部设备的访问方法,所述方法应用于片上系统,所述片上系统包括总线桥接模块,所述外部设备的访问方法包括:分别获得所述外部设备和所述片上系统的数据操作时延和保持时间;根据所述操作时延和所述保持时间计算得到调整参数;在所述片上系统访问所述外部设备时,根据所述调整参数对所述片上系统的时序进行调整,以使得片上系统根据调整后的时序访问所述外部设备,其中所述访问信号为所述片上系统向所述外部设备发送的信号。本发明还公开了一种片上系统。本发明能够提高片上总线访问数据总线或地址总线的效率,缩短片上系统与外部设备之间的访问时延和提高数据的传输速率。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)