WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Options
Query Language
Stem
Sort by:
List Length
Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018040049) SIGNAL TRANSMISSION CIRCUIT AND COMMUNICATION DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/040049 International Application No.: PCT/CN2016/097770
Publication Date: 08.03.2018 International Filing Date: 01.09.2016
IPC:
H03K 19/0175 (2006.01)
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
K
PULSE TECHNIQUE
19
Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
0175
Coupling arrangements; Interface arrangements
Applicants: BANGYAN TECHNOLOGY CO.,LTD.[CN/CN]; 901 Room, Block B, NO.5 Building Shenzhen Software Industry Base, Nanshan District Shenzhen City, Guangdong 518000, CN
Inventors: YANG, Lei; CN
Agent: CENFO INTELLECTUAL PROPERTY AGENCY; Room 210-212,2/F,Building "Golden"(Block 11,Industrial Village of Former Nantou Cheng) Design Industrial Park,No 3838,Nanshan Road, Nanshan District Shenzhen City, Guangdong 518052, CN
Priority Data:
201610753811.829.08.2016CN
Title (EN) SIGNAL TRANSMISSION CIRCUIT AND COMMUNICATION DEVICE
(FR) CIRCUIT D'ÉMISSION DE SIGNAUX<B> </B>ET DISPOSITIF DE COMMUNICATION
(ZH) 信号传输电路及通信设备
Abstract:
(EN) Disclosed are a signal transmission circuit and a communication device, wherein the signal transmission circuit comprises a first FPGA unit, a second FPGA unit, a first CPU unit and a second CPU unit. The first FPGA unit comprises a first differential port; the second FPGA unit comprises a second differential port; and the first differential port is electrically connected to the second differential port. The first differential port and the second differential port are configured as single-ended ports by the first FPGA unit and the second FPGA unit respectively. The first FPGA unit acquires in-place state information about the first CPU unit and transmits the in-place state information to the second FPGA unit and then to the second CPU unit, completing in-place state detection. In the technical solution of the present invention, single-ended signals are transmitted via a differential circuit, expanding the number of signal transmission paths.
(FR) L'invention concerne un circuit d'émission de signaux et un dispositif de communication, le circuit d'émission de signaux comprenant une première unité de FPGA, une deuxième unité de FPGA, une première unité UCT et une deuxième unité UCT. La première unité de FPGA comprend un premier port différentiel; la deuxième unité de FPGA comprend un deuxième port différentiel; et le premier port différentiel est électriquement connecté au deuxième port différentiel. Le premier port différentiel et le deuxième port différentiel sont configurés en tant que ports à une seule extrémité par la première unité de FPGA et la deuxième unité de FPGA respectivement. La première unité de FPGA acquiert des informations d'état en place concernant la première unité UCT et transmet les informations d'état en place à la deuxième unité de FPGA puis à la deuxième unité UCT, terminant la détection d'état en place. Selon la solution technique de la présente invention, des signaux à une seule extrémité sont émis par des circuits différents, étendant le nombre de chemins d'émission de signaux.
(ZH) 本发明公开一种信号传输电路及通信设备,其中该信号传输电路包括第一FPGA单元、第二FPGA单元、第一CPU单元、第二CPU单元;第一FPGA单元包括第一差分端口;第二FPGA单元包括第二差分端口;第一差分端口与第二差分端口电连接;第一FPGA单元及第二FPGA单元分别将第一差分端口和第二差分端口配置为单端端口;第一FPGA单元,获取第一CPU单元的在位状态信息,并将在位状态信息传输给第二FPGA单元,然后再传输至第二CPU单元,完成在位状态检测。本发明技术方案通过差分电路传输单端信号,拓展了信号传输通道数量。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)