WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018039654) CAPACITIVE-COUPLED NON-VOLATILE THIN-FILM TRANSISTOR STRINGS IN THREE DIMENSIONAL ARRAYS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/039654    International Application No.:    PCT/US2017/048768
Publication Date: 01.03.2018 International Filing Date: 25.08.2017
IPC:
H01L 21/02 (2006.01), H01L 21/28 (2006.01), H01L 21/768 (2006.01), H01L 21/3213 (2006.01), H01L 23/528 (2006.01), H01L 29/06 (2006.01), H01L 29/08 (2006.01), H01L 29/10 (2006.01), H01L 29/423 (2006.01), H01L 29/51 (2006.01), H01L 29/66 (2006.01)
Applicants: SUNRISE MEMORY CORPORATION [US/US]; 140 W. Main Street 2nd Floor Los Gatos, California 95030 (US)
Inventors: HARARI, Eli; (US)
Agent: KWOK, Edward C.; (US)
Priority Data:
15/248,420 26.08.2016 US
Title (EN) CAPACITIVE-COUPLED NON-VOLATILE THIN-FILM TRANSISTOR STRINGS IN THREE DIMENSIONAL ARRAYS
(FR) CHAÎNES DE TRANSISTORS À COUCHES MINCES NON-VOLATILES À COUPLAGE CAPACITIF DANS DES RÉSEAUX TRIDIMENSIONNELS
Abstract: front page image
(EN)Multi-gate NOR flash thin-film transistor (TFT) string arrays are organized as three dimensional stacks of active strips. Each active strip includes a shared source sublayer and a shared drain sublayer that is connected to substrate circuits. Data storage in the active strip is provided by charge-storage elements between the active strip and a multiplicity of control gates provided by adjacent local word-lines. The parasitic capacitance of each active strip is used to eliminate hard-wire ground connection to the shared source making it a semi-floating, or virtual source. Pre-charge voltages temporarily supplied from the substrate through a single port per active strip provide the appropriate voltages on the source and drain required during read, program, program-inhibit and erase operations. TFTs on multiple active strips can be pre-charged separately and then read, programmed or erased together in a massively parallel operation.
(FR)L'invention concerne des réseaux de chaînes de transistors à couches minces (TFT) flash NON-OU à grilles multiples, organisés sous la forme de piles tridimensionnelles de bandes actives. Chaque bande active comprend une sous-couche de source partagée et une sous-couche de drain partagé qui est connectée à des circuits de substrat. La mémorisation de données dans la bande active s'effectue au moyen d'éléments de stockage de charges placés entre la bande active et une multiplicité des grilles de commande fournies par les lignes de mot locales adjacentes. La capacité parasite de chaque bande active est utilisée pour éliminer une connexion de masse de fil dur à la source partagée, pour en faire une source semi-flottante ou virtuelle. Des tensions de précharge fournies temporairement à partir du substrat par l'intermédiaire d'un port unique par bande active fournissent les tensions appropriées sur la source et le drain nécessaires pendant les opérations de lecture, de programme, d'inhibition de programme, et d'effacement. Des TFT sur de multiples bandes actives peuvent être pré-chargés séparément, puis lus, programmés ou effacés ensemble dans une opération massivement parallèle.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)