Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018038098) MEMORY DEVICE
Document

明 細 書

発明の名称 メモリデバイス

技術分野

0001  

背景技術

0002   0003  

先行技術文献

特許文献

0004  

非特許文献

0005  

発明の概要

発明が解決しようとする課題

0006   0007   0008  

課題を解決するための手段

0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025  

発明の効果

0026  

図面の簡単な説明

0027  

発明を実施するための形態

0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086   0087   0088   0089   0090   0091   0092   0093   0094   0095   0096   0097   0098   0099  

実施例

0100   0101   0102   0103   0104   0105   0106   0107   0108   0109   0110   0111   0112   0113   0114   0115   0116   0117   0118   0119   0120   0121   0122   0123   0124   0125   0126   0127   0128   0129   0130   0131   0132   0133   0134   0135   0136  

符号の説明

0137  

請求の範囲

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16  

図面

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18  

明 細 書

発明の名称 : メモリデバイス

技術分野

[0001]
 本発明は、メモリデバイスに関する。
 本願は、2016年8月22日に、日本に出願された特願2016-162048号に基づき優先権を主張し、その内容をここに援用する。

背景技術

[0002]
 不揮発性メモリとして、フラッシュメモリが知られている。フラッシュメモリはフローティングゲートを有し、フローティングゲート内に電荷を格納する。フラッシュメモリは、フローティングゲート内に電荷が保持されているか否かによりデータを記録し、また、それを検出することによりデータの読み出しを行う。
[0003]
 モバイル機器の小型化に伴い、フラッシュメモリの小型化、低消費電力化等が求められ、これらを実現できる手段が検討されている。例えば、特許文献1には、ナノドットをフローティングゲートに用いたメモリデバイスが記載されている。ナノドットを用いることで、素子の小型化及び動作電圧の低減を実現している。特許文献3には、フラーレンやクラスターをフローティングゲートに用いたメモリデバイスであって、電荷蓄積時にフラーレンやクラスターが二量体を形成するメモリデバイスが記載されている。また非特許文献1には、カーボンナノチューブを用いたメモリデバイスが記載され、非特許文献2には、ナノコンポジット材料を用いたメモリデバイスが記載されている。
また、次世代のメモリデバイスとして期待されているデバイスとして、活性層(チャネル層)に有機半導体を用いた有機メモリが知られている(例えば、特許文献4、特許文献5参照)。

先行技術文献

特許文献

[0004]
特許文献1 : 特開2007-73961号公報
特許文献2 : 特許第5493139号公報
特許文献3 : 特開2015-128192号公報
特許文献4 : 特開2008-166710号公報
特許文献5 : 特開2009-538525号公報

非特許文献

[0005]
非特許文献1 : M.F.Mabrook et al.,Materials Science and Engineering B,159-160(2009)14-17.
非特許文献2 : A.Zubair et al.,Microelectronic Engineering,99(2012)62-66.

発明の概要

発明が解決しようとする課題

[0006]
 しかしながら、特許文献1及び非特許文献1,2に記載されたメモリデバイスは、ヒステリシス幅が狭い。そのため、データの書込み、書き換え時に印加する電圧の僅かな揺らぎで、記録すべきデータが書き換わってしまうことがある。すなわち、特許文献1に記載のメモリデバイスはデータの信頼性が充分とは言えない。また間違いなくデータを保存できたとしても、印加電圧の精密な制御が必要となる。
[0007]
 またナノドットは、粒子同士が凝集しやすく、凝集すると物性は変化する。そのため、閾値、電子保持時間等のメモリデバイス特性にばらつきが生じてしまう。
[0008]
 本発明は、上記事情に鑑みなされたものであり、ナノクラスターを利用したメモリデバイスを提供することを目的とする。

課題を解決するための手段

[0009]
 本発明者らは、電荷保持層(フローティングゲート)にナノクラスターを用い、ナノクラスターを構成する原子数(以下、クラスターサイズという。)を変えることで、ヒステリシス幅を変更できることを見出した。
 すなわち、上記課題を解決するため、本発明は以下の手段を採用した。
[0010]
(1)第1の実施形態にかかるメモリデバイスは、半導体部と、第1絶縁層と、電荷保持層と、第2絶縁層と、電極とを順に備え、前記電荷保持層は、所定の原子数のナノクラスターを主として含む。
[0011]
(2)上記態様にかかるメモリデバイスにおいて、前記ナノクラスターが離散的に配置していてもよい。
[0012]
(3)上記態様にかかるメモリデバイスにおいて、前記電荷保持層が含むナノクラスターの内、所定の原子数のナノクラスターが5%以上であってもよい。
[0013]
(4)上記態様にかかるメモリデバイスにおいて、前記ナノクラスターが、金属、合金、金属酸化物、半導体、セラミックス又はそれらの複合体のナノクラスターであってもよい。
[0014]
(5)上記態様にかかるメモリデバイスにおいて、前記ナノクラスターの構成単位が、Au、Ag、Pt、Pd、Ti、Al、Ta、Mo及びWからなる群から選択する1以上の元素を含んでもよい。
[0015]
(6)上記態様にかかるメモリデバイスにおいて、前記ナノクラスターがM@Siで表記される金属イオン内包クラスターであってもよい。
[0016]
(7)上記態様にかかるメモリデバイスにおいて、前記ナノクラスターが、TaとSiの複合ナノクラスター、TiとSiの複合ナノクラスター、RuとSiの複合ナノクラスター、LuとSiの複合ナノクラスター、MoとSiの複合ナノクラスター、WとSiの複合ナノクラスターのいずれかであってもよい。
[0017]
(8)上記態様にかかるメモリデバイスにおいて、前記ナノクラスターは、表面に有機配位子を有してもよい。
[0018]
(9)上記態様にかかるメモリデバイスにおいて、前記有機配位子が、前記ナノクラスター表面に単分子膜を形成していてもよい。
[0019]
(10)上記態様にかかるメモリデバイスにおいて、前記有機配位子は、化学式RnXで表記される構造を有する構成でもよい。ここで、化学式において、Rはアルキル基、アリル基、アルキニル基、アリール基、アルケニル基、シリル基、アラルキル基又はアルコキシシリル基であり、Xは硫黄、セレン、リン、窒素であり、nは自然数である。
[0020]
(11)上記態様にかかるメモリデバイスにおいて、前記有機配位子を有するナノクラスターが、Au 25(SR) 18、Au 38(SR) 24、Au 144(SR) 60のいずれかであってもよい。
[0021]
(12)上記態様にかかるメモリデバイスにおいて、前記電荷保持層は、層状に配列したナノクラスター膜を有する構成でもよい。
[0022]
(13)上記態様にかかるメモリデバイスにおいて、前記第2絶縁層は、フッ素樹脂を含んでもよい。
[0023]
(14)上記態様にかかるメモリデバイスにおいて、前記第2絶縁層は、吸水率が0.02%未満であり、酸素透過係数が2.0×10 -9cm ・cm/cm ・s・cmHg未満であってもよい。
[0024]
(15)上記態様にかかるメモリデバイスにおいて、前記電荷保持層におけるナノクラスターの面密度が1×10 12個/cm ~3×10 14個/cm であってもよい。
[0025]
(16)上記態様にかかるメモリデバイスにおいて、前記電荷保持層が、前記ナノクラスターによる離散的な電子準位を有してもよい。

発明の効果

[0026]
 ナノクラスターを利用したメモリデバイスを提供できる。

図面の簡単な説明

[0027]
[図1] 第1実施形態にかかるメモリデバイスの断面模式図である。
[図2] 第1実施形態にかかるメモリデバイスの別の例の断面模式図である。
[図3] 第1実施形態にかかるメモリデバイスの別の例の断面模式図である。
[図4] 第1実施形態にかかるメモリデバイスの別の例の断面模式図である。
[図5] 第1実施形態にかかるメモリデバイスの別の例である有機メモリの断面模式図である。
[図6] LB法について説明するための模式図である。
[図7] 実施例1~3及び比較例1のメモリデバイスのC-V特性の結果を示す。
[図8] 実施例1~3及び比較例1のメモリデバイスの温度依存性評価結果を示す。
[図9] 実施例2のグラフを加工したグラフである。
[図10] ナノクラスター生成手段で、構成元素がTa及びSiからなるナノクラスターを生成し、得られた気相中のナノクラスターの質量スペクトルである。
[図11] 構成元素がTa及びSiからなるナノクラスターが分散したナノクラスター分散液の高速液体クロマトグラフである。
[図12] 本発明の一態様に係るナノクラスター分散液の製造方法を用いて作製したナノクラスター分散液をカラム精製した試料の質量スペクトルであり、(a)は質量スペクトルの全体像であり、(b)はピーク部分を拡大した拡大図である。
[図13] 単成分のポリスチレンの高速液体クロマトグラフである。
[図14] 実施例4のメモリデバイスのC-V特性の結果を示す図である。
[図15] 実施例5のメモリデバイスのC-V特性の結果を示す図である。
[図16] (a)はAu 38(SR) 24が単層以下で電荷保持層を構成するメモリデバイスのC-V特性、(b)はナノクラスターAu 38(SR) 24が2~3層で電荷保持層を構成するメモリデバイスのC-V特性である。
[図17] (a)はAu 25(SR) 18(RはC 1225)が電荷保持層を構成するメモリデバイスのC-V特性、(b)は、Au 25(SR) 18(RはC Ph)が電荷保持層を構成するメモリデバイスのC-V特性である。
[図18] 動作原理の概念を説明するためのC-V曲線、及び、本発明のメモリデバイスの断面模式図を示す。

発明を実施するための形態

[0028]
 以下、本発明の一態様について、必要に応じて図面を用いてその構成を説明する。以下の説明で用いる図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。例えば、本発明の効果を奏する範囲で他の層を有してもよい。
[0029]
 図1は、第1実施形態にかかるメモリデバイス10の断面模式図である。
図1に示すメモリデバイス10は、半導体部1と、第1絶縁層2と、電荷保持層3と、第2絶縁層4と、電極5とを順に備える。また図1に示すメモリデバイス10は、電極5と反対側の面に対向電極6を有する。
なお、「順に備える」構成とは、半導体部と、第1絶縁層と、電荷保持層と、第2絶縁層と、電極とがどの垂直断面(図1において上下に切った断面)をとってもこの順に備える構成である場合に限らず、各構成要素の機能を発揮するように「実質的に順に備える」ことを意味する。
[0030]
 メモリデバイス10は、第1絶縁層2及び第2絶縁層4で挟まれた電荷保持層3内に電荷(電子又は正孔)を蓄積する記憶素子である。電荷は、電極5と対向電極6との間の電位差によって第1絶縁層2を介して半導体部1から授受される。
[0031]
 半導体部1を構成する材料は公知の無機半導体や有機半導体を用いることができる。例えば、無機半導体としては、シリコン、ポリシリコン等を用いることができる。また、有機半導体としては、ペンタセン、ポリチオフェン、ルブレン、テトラチアフルバレン等を用いることができる。半導体部1の電気抵抗率は、1~2Ωcm程度であることが好ましい。
なお、本明細書において、本発明のメモリデバイスが、半導体部を構成する主要な材料が有機半導体である場合、その他の構成要素(第1絶縁層、第2絶縁層、電荷保持層、電極)が有機材料を含むか否かに関わらず、特に有機メモリという。
[0032]
 第1絶縁層2は、半導体部1と電荷保持層3とを区切る絶縁層である。第1絶縁層2は、電気的には、電荷が半導体部1から電荷保持層3へ至る際のトンネルバリアである。電極5と対向電極6の電位差がトンネルバリアを通過できるだけ大きい場合は、電荷は電荷保持層3へ至ることができ、トンネルバリアを通過できる程大きくない場合は、電荷は電荷保持層3へ至ることができない。
[0033]
 第1絶縁層(トンネルバリア層)2を構成する材料は公知の絶縁性の無機材料や有機材料を用いることができる。例えば、無機材料としては、酸化シリコン等を用いることができる。また、有機材料としては、ポリビニルアルコール(PVA)などの高分子材料、脂肪酸塩のLB膜もしくは自己組織化膜、有機無機複合材料としては、多面体オリゴマーシルセスキオキサン(組成式:RSiO1.5; R=アルキル基)やアルキル基で修飾した酸化物ナノ粒子等を用いることができる。第1絶縁層2の厚みは、5nm~50nmであることが好ましく、10nm~30nmであることがより好ましい。厚みが薄すぎると絶縁膜としての機能が充分得られず、厚みが厚すぎると絶縁性が高くなり、蓄積電荷がより逃げにくくなるが、トンネルバリアを通過させるための電位差を大きくする必要がある。
ナノクラスターがその表面に有機配位子を有する場合には、ナノクラスターと半導体部との間に配置する有機配位子が第1絶縁層(トンネルバリア層)を構成するものとしてメモリデバイスを設計してもよいし、この場合であっても、別途、第1絶縁層(トンネルバリア層)を設けてもよい。
[0034]
 電荷保持層3は、電荷を保持し、データを蓄積する部分である。電荷保持層3は、ナノクラスター30を含む。電荷保持層3に含まれるナノクラスター30は、所定の原子数のものが主として存在する。
電荷保持層3は、ナノクラスターだけから構成されてもよいし、絶縁材料中にナノクラスターが分散配置する構成であったり、また、ナノクラスターとその表面に付いた有機配位子とからなる構成であってもよい。
[0035]
 ナノクラスター30は、原子分子より大きく、バルクの固体よりも小さい。そのためナノクラスター30をメモリデバイス10の電荷保持層3に用いることで、メモリデバイス10の微細化が可能となる。
[0036]
 またナノクラスター30は、数個~数千個の原子又は分子が集合した超微粒子である。
 そのため、ナノクラスター30を含む電荷保持層3の電子準位は離散的になる。電荷保持層3に注入された電荷が電子の場合は、離散的な電子準位のエネルギー準位の低い部分から順に埋まっていき、電荷保持層3に注入された電荷が正孔の場合は、離散的な電子準位のエネルギー準位の高い部分から順に埋まっていく。そのため、電子準位の離散度が充分大きい場合は、エネルギー準位ごとに、電子あるいは正孔の有無の状態を区分することができる。すなわち、メモリデバイス10の多値化の可能性を示唆している。
[0037]
 電荷保持層3に含まれるナノクラスター30は、所定の原子数のナノクラスターを主として含む。ナノクラスター30は、原子1個の増減による性質の変化が大きい。そのため、電荷保持層3が原子数の揃ったナノクラスター30を主として含むことで、電荷保持特性が安定化する。
[0038]
 ここで、「主として」とは、ナノクラスターの原子数を横軸とし、個数(信号強度)を縦軸とした際に、ピークがみられることを言う。ピークが生じる原子数が、所定の原子数である。生じるピークの数は一つに限られない。また、ナノクラスターの原子数は、ナノクラスターの大きさに影響を及ぼす。そのため、「所定の原子数のナノクラスター」は「クラスターサイズの揃ったナノクラスター」と言い換えることもできる。
[0039]
 ナノクラスター30のピークは、電荷保持層3の作製に用いられるナノクラスター分散液を、薄層クロマトグラフィー、高速液体クロマトグラフィー(HPLC)等で測定し、確認できる。
[0040]
 例えば、HPLCの測定結果に基づいて、最も信号強度の強い部分がピークである(以下、第1ピークという。)。また第1ピークの強度に対して0.9倍した強度を閾値とし、この閾値を超えた部分もピークである。すなわち、ピークは複数存在する場合がある。
[0041]
 電荷保持層3が含むナノクラスター30は、所定の原子数のナノクラスターの割合がナノクラスター全体の5%以上であることが好ましく、10%以上であることがより好ましく、20%以上であることがさらに好ましい。
[0042]
 所定の原子数のナノクラスターは、マグネトロンスパッタリング法で生成した中性原子および原子イオンを、気相中で凝集させて得られる。気相中で凝縮させることで、ナノクラスターを構成する原子数が制御される。例えば、特許文献2には、気相中で中性原子及び原子イオンを凝縮させる具体的な方法が記載されている。また上記方法で得られたナノクラスターをカラムクロマトグラフィや再結晶法等により分離し、全体のナノクラスター30の内、所定の原子数のナノクラスターが占める割合をより高めてもよい。
[0043]
 ここで所定の原子数のナノクラスターが全体の内5%以上ということは、ナノクラスターの個数で言うと充分多い。例えば、電荷保持層3を作製する際に用いられる濃度1重量%のナノクラスター分散液が100gあるとすると、分散液に含まれるナノクラスターの重量は1gである。そのうちの5% (50mg)が所定の原子数のナノクラスターである。1molの物質中に含まれる原子は6.02×10 23個(アボガドロ数)であるから、所定の原子数のナノクラスターの数は、6.02×10 18~6.02×10 19個程度となる。
[0044]
 ナノクラスター30を構成する原子数は、特に問わない。ナノクラスター30を構成する原子数、すなわちクラスターサイズが大きくなると、メモリデバイス10のC-V(容量-電圧)特性におけるヒステリシス幅が広がることが実験的に確認されている。
[0045]
 ナノクラスター30は、電子を保持することができるものであれば、種々のものを用いることができる。例えば、金属、合金、金属酸化物、半導体、セラミックス又はそれらの複合体のナノクラスターを用いることができる。具体的には、単一の金属元素からなる金属ナノクラスター、構成元素が複数の金属元素からなる合金ナノクラスター、構成元素にシリコンを含む半導体ナノクラスター等とすることができる。
[0046]
 ナノクラスター30の構成単位は、Au、Ag、Pt、Pd、Ti、Al、Ta、Mo及びWからなる群から選択する1以上の元素を含むことが好ましい。導電性を有するナノクラスターは、原理的にスパッタリングにより気相中でナノクラスターを生成できる。それらの中でもこれらの元素を含むものは生成しやすく、実験的にも生成が確認されている。
[0047]
 またナノクラスター30は、表面に有機配位子を有することが好ましい。また有機配位子は、ナノクラスター30の表面で単分子膜を形成し、ナノクラスター30の表面を被覆していることがより好ましい。ナノクラスター30の表面に有機配位子が存在することで、ナノクラスター30同士の凝集が避けられる。
ナノクラスター30が表面に有機配位子を有するメモリデバイスでは、有機配位子のうち、半導体部1とナノクラスター30との間に配置する有機配位子の部分は第1絶縁層2を構成するものとし、また、電極5とナノクラスター30との間に配置する有機配位子の部分は第2絶縁層4を構成するものとする。従って、ナノクラスター30が表面に有機配位子を有するメモリデバイスでは、第1絶縁層2がその有機配位子だけからなる場合と、その有機配位子からなる層と他の絶縁材料からなる層とを備える場合とがあり、また、第2絶縁層4がその有機配位子からなる場合と、その有機配位子からなる層と他の絶縁材料からなる層とを備える場合とがある。
[0048]
 有機配位子は、化学式RnXで表記される構造を有することが好ましい。化学式において、Rはアルキル基、アリル基、アルキニル基又はアリール基であり、Xは硫黄、セレン、リン、窒素であり、nは自然数である。具体的な例としては、アルカンチオラート、アリールチオラート、アルカンセレノラート、アリールセレノラート、トリアリールホスフィン等が挙げられる。
[0049]
 有機配位子を有するナノクラスターとしては、例えば、Au 25(SR) 18、Au 38(SR) 24、Au 144(SR) 60、Au 28(SR) 20、Au 30(SR) 18、Au 36(SR) 14、Au 44(SR) 28、Au 52(SR) 32、Au 55(SR) 31、Au 92(SR) 44、Au 102(SR) 44、Au 104(SR) 45、Au 130(SR) 50、Au 187(SR) 68、Au 226(SR) 76、Au 253(SR) 90、Au 329(SR) 84、Au 356(SR) 112、Au 520(SR) 130等が挙げられる。ここで、RはC 1225で表記されるアルキル基であり、Sは硫黄である。
[0050]
 また本実施形態にかかるメモリデバイス10に用いられるナノクラスター30として特徴的なものとして、M@Siで表記される金属イオン内包ナノクラスターがある。ここで、Mは金属イオンを意味し、@は金属イオンを内包していることを示す。当該表記されるナノクラスターの中でも、TaとSiの複合ナノクラスター、TiとSiの複合ナノクラスター、RuとSiの複合ナノクラスター、LuとSiの複合ナノクラスター、MoとSiの複合ナノクラスター、WとSiの複合ナノクラスターが特に特徴的である。具体的なナノクラスター30の例としては、TaSi 16、TiSi 16等がある。
[0051]
 これらの複合ナノクラスターを構成する中性原子又は原子イオンは、イオン化傾向がAgよりも高く、液相中で凝集しにくい。そのため、これらの中性原子又は原子イオンは、液相中で凝集させてナノクラスターを生成する方法では生成することができない。つまり、特許文献2に記載のように、気相中で凝集させてナノクラスターを得る方法を用いて初めて作製できる。そのため、TaSi 16、TiSi 16等の複合ナノクラスターを電荷保持層3に用いた例は知られていない。
[0052]
 電荷保持層3におけるナノクラスター30は、層状に配列し、ナノクラスター膜を構成していることが好ましい。ナノクラスター30が層状に配列すると、メモリデバイス10毎の電荷保持特性のバラツキが小さくなる。図1では、電荷保持層3が1層に配列したナノクラスターの例を図示しているが、図2に示すメモリデバイス11のように複数層にナノクラスター30が積層されていてもよい。
[0053]
 電荷保持層3におけるナノクラスター30の面密度は1×10 12個/cm ~3×10 14個/cm であることが好ましい。これは、ナノクラスターが最密に充填されることで素子毎のばらつきを低減できるためである。
[0054]
 第2絶縁層4は、電荷保持層3に蓄積された電子が電極5に流れないように遮断する絶縁層である。
[0055]
 第2絶縁層4に用いる材料は、絶縁性を有すれば無機材料でも有機材料でもよい。例えば、有機材料を用いる場合には、フッ素樹脂を含むことが好ましい。フッ素樹脂の具体的な例としては、旭硝子株式会社製のサイトップ(登録商標)を挙げることができる。フッ素樹脂は撥水性を有し、第2絶縁層4が水を含有することを避けることができる。
[0056]
 第2絶縁層4が水を吸着していると、水分子が電荷保持層3の電子と反応して水酸化物イオンを生み出す。すなわち、電荷保持層3に蓄積された電子が水分子によって消費されてしまう。電荷保持層3に蓄積された電子が消費されると、メモリデバイス10が保持するデータが書き換わってしまう。第2絶縁層4の具体的な吸水率としては0.02%未満であることが好ましい。
[0057]
 また第2絶縁層4の酸素透過係数は、2×10 -9cm ・cm/cm ・s・cmHg未満であることが好ましい。これは、電荷授受に関与しうる酸素を低減させて電荷保持量を安定化させることに加えて、酸化によって電荷保持層が化学的変化することを低減させることができるためである。デバイス機能を安定化させるためには、重要である。
[0058]
 また第2絶縁層4の誘電率は、大きすぎないことが好ましい。誘電率があまりに大きいと、電荷保持層へ書き込み、消去における電圧の大きさを不必要に大きくする必要が生じ、電圧印加が難しくなる。そのため、第2絶縁層4の誘電率の一例としては、4.0以下であることが好ましい。
[0059]
 また第2絶縁層4のガラス転移温度は、低すぎないことが好ましい。ガラス転移温度があまりに低いと、デバイスの利用環境の温度によっては安定動作が損なわれる場合がある。そのため、第2絶縁層4のガラス転移温度の一例としては、80℃以上であることが好ましい。
[0060]
 電極5及び対向電極6は公知の電極材料のものを用いることができ、導電性を有すれば特に問わない。例えば、電極5を金電極とし、対向電極6をアルミ電極としてもよい。また半導体部1と電荷保持層3の間に電位差を生み出さすことができれば、対向電極6を接地してもよい。
[0061]
 またメモリデバイス10における電極の構成は、図1及び図2の構成に限られない。図3は、本実施形態にかかるメモリデバイスの別の例を示す図である。例えば、図3(a)に示すように、電極5が複数に分割され、個々のナノクラスター30毎に対応する電極5aが設けられた構成のメモリデバイス12でもよい。また例えば、図3(b)に示すように、ソース電極7とドレイン電極8が設けられたMOSFET構造のメモリデバイス13でもよい。
また、図4に示すように、ナノクラスター30が表面に有機配位子31を有し、第1絶縁層2がその有機配位子だけからなり、第2絶縁層4もその有機配位子だけからなり、電荷保持層3がナノクラスター30とその表面に付いた有機配位子31とからなるメモリデバイス14であってもよい。このメモリデバイス14においては、第1絶縁層2、電荷保持層3、第2絶縁層4とはそれぞれの層の機能に基づいて、有機配位子31を有するナノクラスター30が構成する層を、仮想的に、第1絶縁層2、電荷保持層3、第2絶縁層4のそれぞれに割り当てたものと言えるが、メモリデバイスとしての動作原理は図1~図3に示したものと同じである。
[0062]
 本発明のメモリデバイスは、その動作原理に基づくと、ナノクラスターをフローティングゲートとしたフローティングゲートメモリということができる。
ナノクラスターに蓄積された電荷の有無を、例えば、図3(b)で示したソース電極6-ドレイン電極7に流れる電流の大きさの違いを検出することによって、読み出す構成とすることによって、フラッシュメモリと同様にデータの書き込み、読み出しが可能となる。
[0063]
 図18に、その動作原理の概念を説明するためのC-V曲線、及び、本発明のメモリデバイスの断面模式図を示す。
 図18のC-V曲線は、半導体部1がp型半導体からなる場合である。
 2つの実線の曲線はそれぞれ、ゲート電圧Vgateを10V→-10Vに掃引した場合のC-V曲線(L )、ゲート電圧Vgateを-10V→10Vに掃引した場合のC-V曲線(L )を示す。
一方、点線の曲線は、ナノクラスターに電荷がなく、電気的に中性の場合のC-V曲線(L 0)を示すものである。
[0064]
 ゲート電圧Vgateを10V→-10Vに掃引した場合のC-V曲線(L )は、ナノクラスターに電荷がなく、電気的に中性の場合のC-V曲線(L 0)と比較して、蓄積領域において、C-V曲線(L )から負電圧側へシフトしているのは、ナノクラスターからの電子放出、すなわち、ナノクラスターへの正孔注入を示すものである。
 一方、ゲート電圧Vgateを-10V→10Vに掃引した場合のC-V曲線(L )は、ナノクラスターに電荷がなく、電気的に中性の場合のC-V曲線(L 0)と比較して、反転領域において、C-V曲線(L )から正電圧側へシフトしているのは、ナノクラスターへの電子注入を示すものである。
 ナノクラスターに電荷がない場合には、このようなヒステリシスは現れない。このヒステリシスが大きいほど、電荷を安定に蓄積することができ、メモリ特性が高い。
[0065]
 本発明のメモリデバイスの構造に基づくと、電荷のナノクラスターへの注入(トンネリング)は、その厚みの違いなどに基づき(実効的なトンネルバリアの厚さに基づき)、第1絶縁膜を介して行われる場合と、第2絶縁膜を介して行われる場合があるものと推測できる。
[0066]
 本発明のメモリデバイスは、支持基板を備えてもよいことは言うまでもない。支持基板は例えば、図1に示したメモリデバイスにおいて、半導体部1と対向電極6との間や、対向電極6の半導体部1を備えない側に備えることができる。
 支持基板としては、公知の無機材料のものや有機材料のものを用いることができる。
 無機材料の支持基板としては例えば、ガラス、プラスチック、石英、金属箔、非ドープシリコン及び高濃度ドープシリコン、酸化インジウムスズ (ITO) などの透明電極材料などを挙げることができる。
有機材料の支持基板としては例えば、ポリエチレンテレフタレート(PET)、ポリイミド (PI) 等の合成樹脂やポリアセタール (POM) 等のエンジニアリングプラスチック、セルロース等の天然高分子などのリジット又はフレキシブルな材料を挙げることができる。
[0067]
本発明のメモリデバイスの一例として有機メモリとして構成した場合には、有機ELで培ったウェットプロセス、プリンタブルプロセスなどの製造技術を用いることができる。
[0068]
 図5に、本発明のメモリデバイスとして有機メモリの一例を示す。
 有機メモリ100は、支持基板110と、その上に離間して配置する対向電極106と、対向電極106を覆うように形成された有機半導体からなる半導体部101と、ナノクラスター130の表面に付いた有機配位子131の一部からなる第1絶縁層102と、複数のナノクラスター130とその表面に付いた有機配位子131の一部からなる電荷保持層103と、ナノクラスター130の表面に付いた有機配位子131の一部からなる層104Bとそれとは異なる絶縁層104Aとを備える第2絶縁層104と、電極105とを備える。
[0069]
 支持基板110は例えば、柔軟性を有するポリエチレンテレフタレート(PET)などを用いてもよい。
 有機半導体からなる半導体部101としては例えば、ペンタセン、ポリチオフェンなどを用いてもよい。
 第2絶縁層104を構成する絶縁層104Aとしては例えば、フッ素樹脂などを用いてもよい。
 また、図5に示す有機メモリ10では、第1絶縁層102はナノクラスター130の表面に付いた有機配位子131の一部からなるが、この他に例えば、フッ素樹脂などからなる絶縁層を備えてもよい。
[0070]
 メモリデバイス10の製造方法の一例について、図1を基に説明する。
 まず、半導体(半導体部1)の一面に対向電極6を成膜する。対向電極6は、スパッタリング等の公知の手段で成膜できる。そして、半導体部1の対向電極6が形成された面の反対側の面に第1絶縁層2を形成する。半導体部1が無機材料の場合には、第1絶縁層2は半導体部1の一面を熱酸化して得ることもできる。
[0071]
 次いで、第1絶縁層2上に、ナノクラスター30を含む電荷保持層3を形成する。まず、主として所定の原子数のナノクラスターを気相中で作製する。
[0072]
 具体的には、特許文献2に記載のナノクラスター生成装置を用いて作製することができる。当該装置で生成されるナノクラスターは、クラスターサイズ(ナノクラスターの原子数)が極めて高い精度で制御されたものである。「高い精度」とは、気相中で生成したナノクラスターの質量スペクトルのピークから選択した代表ピークを示すクラスターサイズのナノクラスターの割合が、生成されるナノクラスター全体の5%以上を占めることを意味する。
[0073]
 有機配位子に保護された所定原子数のナノクラスターは例えば、化学的還元法を用いて得ることができる。金属前駆体 (例えば塩化金酸HAuCl ) の水溶液に、相間移動試薬(例えばテトラオクチルアンモニウムブロミド;(C 17NBr) を含むトルエン容器を加え、金属前駆体をトルエン溶液に移動(相間移動)させた後、保護配位子 (例えばアルカンチオール;C 2n+1SH) を加える。この混合溶液に還元試薬(例えば水素化ホウ素ナトリウム;NaBH )を加え、前駆体を還元するとともに保護配位子存在下で自己組織化させる。保護配位子の濃度を調節することによって、生成されるナノクラスターのサイズを変えることができる。生成した有機保護ナノクラスターは、液体クロマトグラフィー、再結晶法などによって、所定の金属原子数の有機保護ナノクラスターに分画する。
[0074]
 生成するナノクラスター種は特に問わない。気相で凝集するものであればよく、例えば構成元素が単一の金属元素からなる金属ナノクラスター、構成元素が複数の金属元素からなる合金ナノクラスター、構成元素にシリコンを含む半導体ナノクラスター等を生成することができる。より具体的には、金属ナノクラスターとしてはPt、Au、Ag、Cu、Cr、Ti、Fe等のナノクラスター、合金ナノクラスターとしてはCoPt、FePt等のナノクラスター、半導体クラスターとしては、Si、TaSi、TiSi、RuSi、WSi、MoSi等を生成することができる。半導体クラスターは、M@Siで表記される金属イオン内包ナノクラスターを含む。
[0075]
 従来の液相の表面又は液相中で中性原子もしくは原子イオンを凝集させる方法では、イオン化傾向が小さく(還元されやすく)凝集しやすい元素でないとナノクラスターを生成することができない。そのため、TaSi,TiSi、RuSi、WSi、MoSi等のM@Siで表記されるナノクラスター種は生成できない。また温度、撹拌条件、添加物量等が異なると、ナノクラスターサイズの分布が広くなってしまい、効率的にクラスターサイズの揃ったナノクラスターを得ることができない。
[0076]
 また特許文献2に記載の方法では、気相のナノクラスターを固体基板上で捕集している。固体基板上へナノクラスターを蒸着すると、固体基板からナノクラスターを剥離し、回収するのも極めて困難である。そこで、ナノクラスターの回収率を高めるために、気相中で生成したナノクラスターを分散媒(液相)中で捕集してもよい。
[0077]
 液相でナノクラスターを捕集する場合は、ナノクラスターが入射する分散媒を流動させることが好ましい。分散媒には高い頻度でナノクラスターが入射する。そのため、分散媒を流動させないと、分散媒に入射したナノクラスターは液面または液中で互いに凝集する場合がある。ナノクラスターが入射する分散媒を流動させることで、分散媒表面および分散媒中でナノクラスター濃度が局所的に高くなることを抑制し、ナノクラスターの分散性を高めることができる。
[0078]
 ナノクラスターを液相で捕集する際において、最もナノクラスター同士が凝集しやすいのは分散液の表面である。これは、液面にナノクラスターが入射する際に抵抗を受け、一度分散液表面でナノクラスターの速度が低下するためである。
[0079]
 そこでナノクラスターを液相で捕集する際において、分散媒表面におけるナノクラスター密度が凝集限界以下となるように分散媒を流動させることが好ましい。
 凝集限界とは、ナノクラスター同士が分散媒表面で接触しない密度を意味する。例えば、ナノクラスターのサイズを直径1nmとすると、ナノクラスターが1cm 中に10 14個以上存在するとナノクラスター同士が接触してしまう。ナノクラスター同士が接触すると、即座に凝集する訳ではないが、ナノクラスターサイズが直径1nmの場合は、分散媒表面におけるナノクラスター密度が10 14個/cm 以下であることが好ましい。
[0080]
 分散媒表面におけるナノクラスター密度は、ナノクラスターの入射流束にも大きな影響を受ける。入射流束とは、1秒間に1cm に入射するナノクラスターの粒子数を意味する。入射流束が早ければ、流動速度を早くすることが好ましく、入射流束が遅い場合は撹拌速度をそれほど早める必要はない。いずれの場合でも、分散媒表面におけるナノクラスター密度が凝集限界以下となるように、分散媒を流動させることによりナノクラスター同士の凝集をより抑制することができる。
[0081]
 より具体的には、例えば1時間に10mgのナノクラスターを取集しようとすると、12cm の面積(入射面でのナノクラスターの広がりを直径40mmとして計算)に6nmol(=3.3×10 15個)/secで分散液にナノクラスターが入射する。分散媒が静止していた場合の入射量は、2.8×10 14個/sec・cm であり、この場合10cm/sec以上の流動速度であれば、分散媒表面におけるナノクラスター密度を10 14個以下にすることができる。ナノクラスターの入射流束の現状での限界値を考慮すると、ナノクラスター分散液の表面速度を20cm/sec以上とすることが好ましく、100cm/sec以上とすることがより好ましい。
[0082]
 ナノクラスターが入射する分散媒を流動させる方法は、特に問わない。例えば、撹拌子、回転体等を用いることができる。
[0083]
 ナノクラスターを入射する分散媒には、鎖状エーテル、環状エーテル、鎖状シロキサン、環状シロキサン、ニトリル類、ハロアルカン類、アルコール類、アミド類、スルホキシド類及びベンゼン誘導体からなる群のいずれかを用いることが好ましい。これらの分散媒は、ナノクラスターを分散させた後の分散液を長時間放置しても、ナノクラスターが再凝集しないことが、実験的に確認されている。すなわち、安定的にナノクラスター分散液の状態で保持することができる。
[0084]
 これらの分散媒の具体例としては、例えば鎖状エーテルとしてポリエチレングリコール、ポリプロピレングリコール、メトキシポリエチレングリコール、鎖状シロキサンとしてポリジメチルシロキサン、ポリメチルフェニルシロキサン、環状シロキサンとしては、ヘキサメチルシクロトリシロキサン、デカメチルシクロヘキサシロキサン、環状エーテルとしてはテトラヒドロフラン、クラウンエーテル、ニトリル類としてはアセトニトリルやベンゾニトリル、ハロアルカン類としてはクロロホルム、ジクロロメタン、アルコール類としてはメタノール、エタノール、ベンゼン誘導体としてはトルエン、ジクロロベンゼンが挙げられる。
[0085]
 ナノクラスターを気相で生成する工程とナノクラスターを液相で捕集する工程の間には、気相中でナノクラスターが生成されていることを確認する検出工程を有することが好ましい。検出工程で、気相中で所定のナノクラスターが生成されていることを確認することで、液相中で原子または分子が凝集してナノクラスターが生成されていないことを確認できる。液相中で原子または分子が凝集した場合は、ナノクラスターサイズが分散し、主として所定の原子数のナノクラスターを得ることが困難になる。
[0086]
 気相中で所定のナノクラスターが生成されているか否かは、例えば気相中で生成されたナノクラスターが分散液に至る過程にプローブ板を設けることで確認できる。例えば、ナノクラスターを構成する元素として、Ta及びSiを用いた場合、ナノクラスターが好適に生成されている場合は、プローブ板は着色する、一方で、ナノクラスターが好適に生成されていない場合は、透明な膜がプローブ板表面に形成される。
[0087]
 次いで、得られた所定の原子数のナノクラスター30を用いて、電荷保持層3を形成する。電荷保持層3は、Langmuir-Blodgett(LB)法又はスピンコート等のコーティング法を用いて作製できる。
上述のナノクラスター分散液を第1絶縁層2上に塗布し、溶媒を除去すると、容易にナノクラスター分散膜からなる電荷保持層3を形成することができる。所定の原子数のナノクラスターの割合がナノクラスター全体の5%以上であるナノクラスター分散液を用いた場合には、得られたナノクラスター分散膜を構成する所定の原子数のナノクラスターの割合は、ナノクラスター全体の5%以上である。塗布には、スプレーコーティング法、ディスペンサコーティング法、スピンコーティング法、ナイフコーティング法、インクジェットコーティング法、スクリーン印刷法、オフセット印刷法、ダイコーティング法等を用いることができる。
[0088]
 まずLB法について説明する。LB法は、水面上に展開したナノクラスター30を基体上に写し取る方法である。図6は、LB法について説明するための模式図である。
[0089]
 LB法は、溶媒中にナノクラスター30が分散した分散液を水槽T内の液面に滴下する滴下工程と、溶媒を揮発させることよりナノクラスター30からなる単層膜31を形成する単膜形成工程と、単層膜31を仮支持体33上に移し取る移行工程とを有する。以下に各工程について具体的に説明する。
[0090]
 まず、図6(a)に示すように、上述の手法で得られた所定の原子数のナノクラスター30を主として含む分散液を水槽内に貯留された水W上に展開する(滴下工程)。すると、分散媒である溶剤が揮発するとともに、ナノクラスター30が水の液面上に展開する。
[0091]
 次いで、図6(b)に示すように、水Wの液面上に隔壁32を水槽Tの外周から中央に向かって近づける。すると、水Wの液面上に展開したナノクラスター30は、隔壁32に押され、水槽Tの中央部に集まる。そして、中央に集まったナノクラスター30は、隔壁32の圧力を受けて、自発的に最密充填配列で整列した単層膜31を形成する(単層膜形成工程)。単層膜31が形成されたことは、隔壁32の表面張力の変化によって判断できる。
[0092]
 そして、得られた単層膜31の表面にポリジメチルシロキサン(PDMS)等の材質で作製された、仮支持体(転写用マイクロスタンプ)33を、水面とスタンプ面が水平になるように近づけ、単層膜31を仮支持体33表面に転写する(移行工程)。
[0093]
 最後に、図6(c)及び(d)に示すように、仮支持体33から第1絶縁層2上に単層膜31を転写する。転写は、マイクロコンタクトプリンティング法を用いることができる。マイクロコンタクトプリンティング法では、ナノクラスター30を含む単層膜31と、第1絶縁層2の電荷の違いを利用して吸着させる。そして、第1絶縁層2上に形成された単層膜31が、電荷保持層3として機能する。
図6に示したLB法では、単層膜31を仮支持体33上に移し取り、その後、仮支持体33上の単層膜31を第1絶縁層2上に転写したが、仮支持体33を用いず、単層膜31を直接、第1絶縁層2上に転写してもよい。
[0094]
 次いで、スピンコート法について説明する。スピンコート法は、公知のコーティング法と同一である。スピンコート法を用いた場合は、ナノクラスター30の単層膜を得ることは難しく、図2に示すように電荷保持層3は、ナノクラスター30が複数層積層されたものとなる。
[0095]
 作製された電荷保持層3上に、第2絶縁層4及び電極5を順に積層してメモリデバイス10を得る。第2絶縁層4は、フッ素系溶媒をスピンコート等の公知のコーティング法で電荷保持層3上に塗付し、溶媒を除去して得られる。電極5は、スパッタリングや金属蒸着セル(Knudsenセル)等の公知の手段で成膜できる。
[0096]
本発明のメモリデバイスとして有機メモリを製造する場合、有機ELで培ったウェットプロセス、プリンタブルプロセスなどの製造技術も用いることができる。
例えば、ペンタセンやポリチオフェン等の有機半導体からなる半導体部は、支持基板上に、有機ELで培ったウェットプロセス、プリンタブルプロセスや、蒸着法を用いて形成することができる。
[0097]
 上述のように、本実施形態にかかるメモリデバイスによると、電荷保持層がナノクラスターによって形成されることで、C-V(容量-電圧)特性におけるヒステリシス幅が広がる。またこのヒステリシス幅は、ナノクラスターサイズ(ナノクラスターを構成する原子数)を変えることで、制御できる。
[0098]
 また数個~数千個の原子又は分子が集合した超微粒子であるナノクラスターをメモリデバイスの電荷保持層に用いることで、メモリデバイスの微細化が可能となる。
[0099]
 さらに、本実施形態にかかるメモリデバイスは、電荷保持層が離散的な電子準位を有することで、メモリデバイスの多値化の可能性がある。
実施例
[0100]
 以下、実施例により本発明の効果をより明らかなものとする。本発明は以下の実施例に限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することができる。
[0101]
 (実施例1)
 まずAu 25(SR) 18で表記されるナノクラスター(有機配位子付きナノクラスター)を作製した。ここで、RはC 1225である。このナノクラスターは具体的には、以下の手順で作製した。
[0102]
 塩化金酸(HAuCl )の水溶液に、相間移動試薬(テトラオクチルアンモニウムブロミド;(C 17NBr)を加えたトルエン溶液を加え、撹拌した。攪拌することによってAuCl -をトルエン中に相間移動させた。トルエン溶液を分液ロートによって分離し、そこにドデカンチオール(C 1225SH)を加えた。
 この混合液に還元剤(水素化ホウ素ナトリウム;NaBH )の水溶液を加え、チオラート保護Auナノクラスター(Au (SR) )を作製した。再沈殿法を用いて未反応のアルカンチオールや副生成物を除去した上で、再結晶化法によってAu 25(SR) 18を得た。紫外可視吸収分光法によって同定したAu 25(SR) 18ナノクラスターの純度は、95%以上であった。
[0103]
 こうして得られたナノクラスターを用いて、電荷保持層を作製した。電荷保持層は、半導体部の第1絶縁層上に設けた。半導体部は、0.5mm厚のシリコンとし、第1絶縁層は20nmの酸化シリコンとした。半導体部の電荷保持層が設けられる面と反対側には、対向電極としてアルミニウム層を設けた。
[0104]
 電荷保持層は、LB法を用いて作製した。電荷保持層はナノクラスターが厚み方向に1層配列した単層膜である。電荷保持層の厚みは4.5nmである。電荷保持層の厚みは、透過型電子顕微鏡によってAuナノクラスターコア部の直径を実測し、理論的に保護分子 (アルカンチオラート)の長さを求め、これらの和から算出した。ナノクラスターの分散にはクロロホルムを用い、上述の手順で電荷保持層を作製した。理論的な保護分子の長さは、公知の文献を基に求めた。
[0105]
 そして、得られた電荷保持層上に、第2絶縁層を設けた。第2絶縁層は、旭硝子株式会社製のサイトップ(登録商標)をスピンコートし、加熱して得た。サイトップ(登録商標)の吸水率は0.01%以下であり、誘電率は2.0~2.1(100Hz~1MHz、室温)であり、酸素透過係数は8.34×10 -10cm ・cm/cm ・s・cmHgであり、ガラス転移温度は108℃である。第2絶縁層の厚みは150nmであった。
最後に、第2絶縁層上に電極として金を成膜し、メモリデバイスを作製した。
[0106]
 作製したメモリデバイスを用いて、メモリデバイスのメモリ特性を示すC-V(容量-電圧)評価を行った。
[0107]
 測定器としては、ナガセテクノエンジニアリング株式会社製(Graii-LOGOS01S-4)の4探針プローブ装置と、アジレント・テクノロジー株式会社製(B1500A)のセミコンダクタアナライザを用いた。
[0108]
 測定環境は、真空(~2×10 -3Pa)下、室温で行った。測定条件は以下とした。
 試料サイズ:5mm×5mm 4か所(Au電極3φ)
 周波数:1kHz~1MHz
 振幅:AC100mV
 掃引範囲:-10V~+10V
 掃引速度:0.1V刻み、各点0.1V/2sec
[0109]
 (実施例2)
 実施例2は、ナノクラスターをAu 38(SR) 24としたこと以外は、実施例1と同様にメモリデバイスを作製した。得られたメモリデバイスのC-V評価を行った。電荷保持層において、所定のクラスターサイズのナノクラスター(Au38)がナノクラスター全体において占める割合は、95%以上であり、電荷保持層の厚みは4.7nmであった。
[0110]
 (実施例3)
 実施例3は、ナノクラスターをAu 144(SR) 60としたこと以外は、実施例1と同様にメモリデバイスを作製した。得られたメモリデバイスのC-V評価を行った。
電荷保持層において、所定のクラスターサイズのナノクラスター(Au 144)がナノクラスター全体において占める割合は、95%以上であり、電荷保持層の厚みは5.1nmであった。
[0111]
 (比較例1)
 比較例1は、電荷保持層にナノクラスターを用いずに粒子サイズが直径3nm程度のナノ粒子(AuDT)を用いたこと以外は、実施例1と同様にメモリデバイスを作製した。得られたメモリデバイスのC-V評価を行った。
[0112]
 図7は、実施例1~3及び比較例1のメモリデバイスのC-V特性の結果を示す。図7(a)は実施例1の結果であり、図7(b)は実施例2の結果であり、図7(c)は実施例3の結果であり、図7(d)は比較例1の結果である。縦軸は容量であり、横軸は印加電圧である。実施例1のメモリデバイスはヒステリシス幅Vthが0.35Vであり、実施例2のメモリデバイスはヒステリシス幅Vthが1.7Vであり、実施例3のメモリデバイスはヒステリシス幅Vthが0.62Vであり、比較例1のメモリデバイスはヒステリシス幅Vthが0.18Vであった。
[0113]
 図7(d)に示すように、ナノ粒子を用いた場合はヒステリシス幅が狭い。そのため、データの書込み、書き換え時に印加する電圧の僅かな揺らぎで、記録すべきデータが書き換わってしまうことがある。これに対し、電荷保持層にナノクラスターを用いることでヒステリシス幅を大きくすることができる。
[0114]
 また図7(a)~(c)に示すように、ナノクラスターを構成する原子数(ナノクラスターサイズ)を変化させると、ヒステリシス幅が制御できる。
[0115]
 また実施例1~3及び比較例1のメモリデバイスの温度依存性評価も行った。温度依存性は、80K~350Kで行った。図8は、実施例1~3及び比較例1のメモリデバイスの温度依存性評価結果を示す。縦軸はヒステリシス幅である。
[0116]
 図8に示すように、高温では一層広いヒステリシス幅が得られることが確認できた。すなわち、電子の注入が易化している。
[0117]
 また図9は、実施例2のグラフを加工したグラフである。図9において、点線で表記されるグラフは、図7(b)と同一である。図7(b)及び(c)に示すように、実施例2及び実施例3のグラフは多段階のヒステリシス挙動を示している。そのため、図9に示すように、グラフを3つに区分することができる。すなわち、キャリアである電子の注入/放出を3段階に分けることができ、「0~2」の2段階の多値化の可能性を示唆している。
[0118]
 (実施例4)
 実施例4は、ナノクラスターをTaSi 16とした。
 まず、気相中でTaSi 16ナノクラスターを生成した。気相中で生成したナノクラスターを貯留容器に貯留された分散媒(ポリエチレングリコールジメチルエーテル)に入射し、ナノクラスターの分散液を得た。分散液をアルゴン置換されたグローブボックスに移し、再結晶法によって分散媒を除去するとともにTaSi 16ナノクラスターを単離した。単離されたナノクラスター全体にTaSi 16が占める割合は、50%以上であった(元素分析およびHPLCの結果より)。
[0119]
 以下に、ナノクラスター全体にTaSi 16が占める割合を算出する方法を説明する。
図10は、気相中で生成したナノクラスターの質量スペクトルである。質量スペクトルから気相中で生成されたナノクラスターは、TaSi 16 であることが確認できる。
[0120]
図11は、TaSiのナノクラスター分散液の高速液体クロマトグラム (HPLC)である。横軸はカラムに供給した溶液量であり、縦軸は吸光度である。分散媒としては末端を不活性なメチル基で置換し終端化したポリエチレングリコールジメチルエーテル(PEG、分子量250程度、沸点250℃以上)を用い、ナノクラスターとしてTaSi 、TaSi 、及びTaSi (0)を生成した。
[0121]
HPLCでは、分析カラムの一方から溶液を供給しながら、カラムの他方に設置した分光光度計にて吸光度を測定する。分析には、サイズ排除カラムを用いた。分析カラム内は、多孔質な構造になっており、ナノクラスターサイズにより分析カラム内を進む速度が異なる。サイズの小さなナノクラスターは、サイズの大きなナノクラスターに比べて多孔質な構造内部を迂回しながら進行方向に進むため、進行速度が遅い。そのため、分析カラム内に供給する供給量が少ない段階では、比較的サイズの大きい(質量が大きい)ナノクラスターが確認される。以降、溶液の供給量が増えるに従い、ナノクラスターサイズが小さく(質量が小さく)なる。
[0122]
すなわち、図11に示すHPLCスペクトルは、分散液中に含まれるナノクラスター全体の存在比率を表している。横軸は溶出体積すなわちクラスターサイズであり、縦軸は吸光度すなわちクラスターの存在量を示している。グラフから、横軸8.5mL(溶媒の供給速度0.5mL/分において、溶媒の供給から17分後)に最大ピークが確認できる。
[0123]
次いで、ナノクラスター分散液の代表ピークに対する分画成分の質量スペクトルも確認した。図12は、ナノクラスター分散液をカラム精製した試料の質量スペクトルであり、(a)は質量スペクトルの全体像であり、(b)はピーク部分を拡大した拡大図である。図12(a)及び(b)の質量スペクトルは、図11における8.5mLの部分の試料を用いて計測した。横軸は、質量数を電荷で割ったm/z値であり、縦軸は検出強度である。
[0124]
図12(a)及び(b)に示すように、質量分析の結果から、TaSi 13 (m/z≒545a.m.u.),TaSi 14 (m/z≒574a.m.u.),TaSi 15 (m/z≒602a.m.u.),TaSi 16 (m/z≒630a.m.u.)が生成されていることが分かる。これらはTaSi 16 の解離生成物と考えられる。すなわち、代表ピークを示すナノクラスターがTaSi 16 であり、分散液中にTaSi 16 が主成分として含まれていることを示している。一方で、サイズや組成の異なるSi などは観測されていない。すなわち、図10及び図12(a)及び(b)から気相のナノクラスターが凝集させることなく分散媒中に分散していることが確認できる。
[0125]
次いで、確認された所定のクラスターサイズのナノクラスター(TaSi 16 )が、ナノクラスター全体において占める割合を算出する。算出は以下の手順で行った。
[0126]
まず単成分の物質(分子量が一つに決まる)物質を、測定した際のHPLCの結果を確認した。
図13は、単成分のポリスチレンのHPLCである。このとき得られたピークの半値幅が0.63mLであり、ピーク値は8.28mLであった。ポリスチレンは、標準物質として分子量が同一のものを用いたが、クロマトグラムにおいてはある程度の幅を有するピーク曲線として検出される。
[0127]
すなわち、図11で示すTaSiのナノクラスター分散液のHPLCにおける、単一のTaSi 16もある程度の幅を有するピーク曲線として検出されるはずである。そこで、図11で示すHPLCを、ピークの頂点を中心に半値幅0.63mLのピーク曲線でフィッティングした。図11における点線がフィッティング結果である。換言すると、TaSiのナノクラスター分散液のHPLCの内、点線部はTaSi 16に起因して生じたピークである。したがって、実線部の面積に対する点線部の面積率が、確認された所定のクラスターサイズのナノクラスター(TaSi 16 )が、ナノクラスター全体において占める割合と換算することができる。
[0128]
上記の手順で換算した結果、確認された所定のクラスターサイズのナノクラスター(TaSi 16 )が、ナノクラスター全体において占める割合は、57.2%であった。
上述のように、ナノクラスターを構成する元素がTaSiからなるナノクラスターが分散したナノクラスター分散液を得ることができた。また得られたナノクラスター分散液は、安定的であり、分散液を6ヶ月程度静置した後でもナノクラスターの沈降は確認されなかった。すなわち、このナノクラスター分散液は、所定のサイズのナノクラスターが均一分散されていることが分かる。
[0129]
 得られた分散体をテトラヒドロフラン(THF)に分散し、スピンコート法によってナノクラスターの多層膜を作製した。ナノクラスターのTHF分散液(10mg/mL)を回転数3,000rpmでスピンコートした。スピンコートにはスピンコーター(装置:Aiden社製、型番SC2005)を用いた。スピンコートによって得られた電荷保持層の厚みは60nmであった。電荷保持層の厚みは、事前にスピンコート条件と膜厚の関係を走査型顕微鏡により断面像を用いて測定し、求めた。その他の条件は実施例1と同じとした。得られたメモリデバイスのC-V評価を行った。
[0130]
 (実施例5)
 実施例5は、ナノクラスターをTiSi 16としたこと以外は、実施例4と同様にメモリデバイスを作製した。スピンコートによって得られた電荷保持層の厚みは60nmであった。得られたメモリデバイスのC-V評価を行った。
[0131]
 図14は、実施例4のメモリデバイスのC-V特性の結果を示し、図15は、実施例5のメモリデバイスのC-V特性の結果を示す。縦軸は容量であり、横軸は印加電圧である。実施例4のメモリデバイスはヒステリシス幅Vthが1.19Vであり、実施例5のメモリデバイスはヒステリシス幅Vthが3.12Vであった。
[0132]
 ナノクラスターにTaSi 16及びTiSi 16を用いた場合もC-V特性としてヒステリシス曲線を得ることができた。すなわち、ナノクラスターにTaSi 16及びTiSi 16を用いた場合もメモリデバイスとして機能している。これらのナノクラスターは気相で生成して初めて作製できるものであり、これらのナノクラスターを用いたメモリデバイスは報告されていなかった。またこれらのナノクラスターを用いることで、ヒステリシス曲線の中心電位を変えることができた。
[0133]
C-V特性について電荷保持層の厚みに対する依存性を調べた。
図16(a)及び(b)はそれぞれ、実施例2と同じ、有機配位子付きナノクラスターであるAu 38(SR) 24が単層以下で電荷保持層を構成するメモリデバイスのC-V特性、ナノクラスターAu 38(SR) 24が2~3層で電荷保持層を構成するメモリデバイスのC-V特性である。
それぞれのメモリデバイスは、実施例1と同様にして作製した。
LB法における表面圧はそれぞれ、10mN/m、25mN/mであった。
[0134]
 図16(a)及び(b)のC-V曲線から、それぞれヒステリシス幅Vthは0.21V、3.48Vである。
 このように、ナノクラスター層の多層化により、ヒステリシス幅を増大することができた。ナノクラスターの層の多層化が電荷蓄積量の増加に寄与し、ヒステリシス幅を増大することができたものと考えられる。有機配位子の種類などにより、層数の増加が単調にヒステリシス幅の増大につながるとは言えないが、ナノクラスターの層の多層化(あるいは、電荷保持層の厚み)によって、ヒステリシス幅すなわちメモリ特性を制御できることが確認できた。
 なお、ナノクラスター層の多層化はスピンコート法など他の方法によって行うこともできる。
[0135]
C-V特性について有機配位子の種類に対する依存性を調べた。
 図17(a)は、実施例1と同じ、有機配位子付きナノクラスターであるAu 25(SR) 18(RはC 1225)が電荷保持層を構成するメモリデバイスのC-V特性、図17(b)は、図17(a)とは種類が異なる有機配位子付きナノクラスターであるAu 25(SR) 18(RはC Ph)が電荷保持層を構成するメモリデバイスのC-V特性である。
それぞれのメモリデバイスは、実施例1と同様にして作製した。
[0136]
 図17(a)及び(b)のC-V曲線から、それぞれヒステリシス幅Vthは0.13V、0.61Vである。
 このように、有機配位子の置換により、ヒステリシス幅を増大することができた。ヒステリシス幅の増大は電荷注入の易化につながり、低電圧駆動が可能になる。有機配位子の種類により、ヒステリシス幅すなわちメモリ特性を制御できることが確認できた。

符号の説明

[0137]
1…半導体部、2…第1絶縁層、3…電荷保持層、4…第2絶縁層、5,5a…電極、6…対向電極、7…ソース電極、8…ドレイン電極、10,11,12,13…メモリデバイス、30…ナノクラスター、31…単層膜、32…隔壁、33…仮支持体、W…水、T…水槽

請求の範囲

[請求項1]
 半導体部と、第1絶縁層と、電荷保持層と、第2絶縁層と、電極とを順に備え、
 前記電荷保持層は、所定の原子数のナノクラスターを主として含むメモリデバイス。
[請求項2]
 前記ナノクラスターが離散的に配置している請求項1に記載のメモリデバイス。
[請求項3]
 前記電荷保持層が含むナノクラスターの内、所定の原子数のナノクラスターが5%以上である請求項1又は2のいずれかに記載のメモリデバイス。
[請求項4]
 前記ナノクラスターが、金属、合金、金属酸化物、半導体、セラミックス又はそれらの複合体のナノクラスターである請求項1~3のいずれか一項に記載のメモリデバイス。
[請求項5]
 前記ナノクラスターの構成単位が、Au、Ag、Pt、Pd、Ti、Al、Ta、Mo及びWからなる群から選択する1以上の元素を含む請求項1~4のいずれか一項に記載のメモリデバイス。
[請求項6]
 前記ナノクラスターがM@Siで表記される金属イオン内包クラスターである請求項1~5のいずれか一項に記載のメモリデバイス。
[請求項7]
 前記ナノクラスターが、TaとSiの複合ナノクラスター、TiとSiの複合ナノクラスター、RuとSiの複合ナノクラスター、LuとSiの複合ナノクラスター、MoとSiの複合ナノクラスター、WとSiの複合ナノクラスターのいずれかである請求項1~6のいずれか一項に記載のメモリデバイス。
[請求項8]
 前記ナノクラスターは、表面に有機配位子を有する請求項1~7のいずれか一項に記載のメモリデバイス。
[請求項9]
 前記有機配位子が、前記ナノクラスターの表面に単分子膜を形成している請求項8に記載のメモリデバイス。
[請求項10]
 前記有機配位子は、化学式RnXで表記される構造を有し、
 前記化学式において、Rはアルキル基、アリル基、アルキニル基、アリール基、アルケニル基、シリル基、アラルキル基又はアルコキシシリル基であり、Xは硫黄、セレン、リン、窒素であり、nは自然数である請求項8または9のいずれかに記載のメモリデバイス。
[請求項11]
 前記有機配位子を有するナノクラスターが、Au 25(SR) 18、Au 38(SR) 24、Au 144(SR) 60のいずれかである請求項8~10のいずれか一項に記載のメモリデバイス。
[請求項12]
 前記電荷保持層は、層状に配列したナノクラスター膜を有する請求項1~11のいずれか一項に記載のメモリデバイス。
[請求項13]
 前記第2絶縁層は、フッ素樹脂を含む請求項1~12のいずれか一項に記載のメモリデバイス。
[請求項14]
 前記第2絶縁層は、吸水率が0.02%未満であり、酸素透過係数が2.0×10 -9cm ・cm/cm ・s・cmHg未満である請求項1~13のいずれか一項に記載のメモリデバイス。
[請求項15]
 前記電荷保持層におけるナノクラスターの面密度が1×10 12~3×10 14個/cm である請求項1~14のいずれか一項に記載のメモリデバイス。
[請求項16]
 前記電荷保持層が、前記ナノクラスターによる離散的な電子準位を有する請求項1~15のいずれか一項に記載のメモリデバイス。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]

[ 図 14]

[ 図 15]

[ 図 16]

[ 図 17]

[ 図 18]