WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018037736) SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/037736    International Application No.:    PCT/JP2017/024954
Publication Date: 01.03.2018 International Filing Date: 07.07.2017
IPC:
H01L 21/3205 (2006.01), H01L 21/60 (2006.01), H01L 21/768 (2006.01), H01L 23/522 (2006.01)
Applicants: MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310 (JP)
Inventors: SUZUKI Hiroyoshi; (JP).
OKABE Hiroaki; (JP)
Agent: YOSHITAKE Hidetoshi; (JP).
ARITA Takahiro; (JP)
Priority Data:
2016-161751 22.08.2016 JP
Title (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置
Abstract: front page image
(EN)The purpose of the present invention is to inhibit cracking in an interlayer insulation film caused by growth of Cu crystal grains. A semiconductor device (101) is provided with: a source region (5); an interlayer insulation film (7) formed on the source region (5) so as to be provided with an opening, the interlayer insulation film (7) comprising silicon oxide; a Cu electrode (1) electrically connected to the source region (5) through the opening in the interlayer insulation film (7), an end part of the Cu electrode (1) being positioned on the interlayer insulation film (7) on the inside of an end part of the interlayer insulation film (7); and a stress relaxation layer (13) formed between the Cu electrode (1) and the interlayer insulation film (7) and provided from the inside to the outside of the end part of the Cu electrode (1), the stress relaxation layer (13) comprising a material having a higher fracture toughness value than the interlayer insulation film (7).
(FR)Le but de la présente invention est d'empêcher la fissuration dans un film d'isolation inter-couche provoqué par la croissance de grains de cristal de Cu. Un dispositif à semi-conducteur (101) comprend : une région de source (5); un film d'isolation inter-couche (7) formé sur la région de source (5) de manière à être pourvu d'une ouverture, le film d'isolation inter-couche (7) comprenant de l'oxyde de silicium; une électrode de Cu (1) connectée électriquement à la région de source (5) à travers l'ouverture dans le film d'isolation inter-couche (7), une partie d'extrémité de l'électrode de Cu (1) étant positionnée sur le film d'isolation inter-couche (7) sur l'intérieur d'une partie d'extrémité du film d'isolation inter-couche (7); et une couche de relaxation de contrainte (13) formée entre l'électrode de Cu (1) et le film d'isolation inter-couche (7) et fournie de l'intérieur vers l'extérieur de la partie d'extrémité de l'électrode de Cu (1), la couche de relaxation de contrainte (13) comprenant un matériau ayant une valeur de résistance à la rupture supérieure à celle du film d'isolation inter-couche (7).
(JA)本発明は、Cu結晶粒の成長による層間絶縁膜のクラックを抑制することを目的とする。半導体装置(101)は、ソース領域(5)と、ソース領域(5)上に開口部を有して形成され酸化珪素からなる層間絶縁膜(7)と、層間絶縁膜(7)の開口部を介してソース領域(5)と電気的に接続し、その端部が前記層間絶縁膜(7)の端部の内側の前記層間絶縁膜(7)上に位置するCu電極(1)と、Cu電極(1)と層間絶縁膜(7)との間に形成され、層間絶縁膜(7)より破壊靭性値が大きい材料からなり、Cu電極(1)の端部の内側から外側に亘って設けられる応力緩和層(13)と、を備える。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)