WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018036513) NITRIDE SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR AND PACKAGING STRUCTURE USED BY SAME
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/036513    International Application No.:    PCT/CN2017/098626
Publication Date: 01.03.2018 International Filing Date: 23.08.2017
IPC:
H01L 33/00 (2010.01)
Applicants: EVERLIGHT ELECTRONICS CO., LTD. [CN/CN]; No. 6-8, Zhonghua Road, Shulin Dist. New Taipei City, Taiwan 23860 (CN)
Inventors: LIN, Hung-Cheng; (CN).
CHEN, Tsung-Yuan; (CN)
Agent: LUNG TIN INTELLECTUAL PROPERTY AGENT LTD.; 18th Floor, Tower B, Grand Place No.5 Huizhong Road, Chaoyang District Beijing 100101 (CN)
Priority Data:
62/379,738 25.08.2016 US
62/471,946 15.03.2017 US
Title (EN) NITRIDE SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR AND PACKAGING STRUCTURE USED BY SAME
(FR) COMPOSANT SEMI-CONDUCTEUR AU NITRURE ET SON PROCÉDÉ DE FABRICATION ET STRUCTURE D'EMBALLAGE UTILISÉE PAR CELUI-CI
(ZH) 氮化物半导体元件及其制造方法与所应用的封装结构
Abstract: front page image
(EN)A nitride semiconductor component (100) comprises a p-type nitride semiconductor (101), an n-type nitride semiconductor (102), a nitride semiconductor quantum-well light-emitting structure (103), a substrate (104), and a buffer layer (105). The nitride semiconductor quantum-well light-emitting structure (103) is disposed between the p-type nitride semiconductor (101) and the n-type nitride semiconductor (102), and comprises a plurality of well layers (103A) and a plurality of barrier layers (103B). The well layers (103A) and the barrier layers (103B) are arranged alternately with each other. The plurality of the barrier layers (103B) comprise a first barrier layer (103B1) arranged at a position closest to the p-type nitride semiconductor (101), a second barrier layer (103B2) arranged at a position closest to the n-type nitride semiconductor (102), and a plurality of third barrier layers (103B3). The thickness of the first barrier layer (103B1) is 100 angstroms or less. Each of the third barrier layers (103B1) is disposed between two adjacent well layers (103A). The buffer layer (105) is disposed between the n-type nitride semiconductor (102) and the substrate (104).
(FR)Un composant semi-conducteur au nitrure (100) comprend un semi-conducteur au nitrure de type p (101), un semi-conducteur au nitrure de type n (102), une structure électroluminescente de puits quantique semi-conducteur au nitrure (103), un substrat (104), et une couche tampon (105). La structure électroluminescente de puits quantique semi-conducteur au nitrure (103) est disposée entre le semi-conducteur au nitrure de type p (101) et le semi-conducteur au nitrure de type n (102), et comprend une pluralité de couches de puits (103A) et une pluralité de couches barrières (103B). Les couches de puits (103A) et les couches barrières (103B) sont disposées en alternance les unes avec les autres. La pluralité des couches barrières (103B) comprennent une première couche barrière (103B1) agencée à une position la plus proche du semi-conducteur au nitrure de type p (101), une deuxième couche barrière (103B2) disposée à une position la plus proche du semi-conducteur au nitrure de type n (102), et une pluralité de troisièmes couches barrières (103B3). L'épaisseur de la première couche barrière (103B1) est inférieure ou égale à 100 angströms. Chacune des troisièmes couches barrières (103B1) est disposée entre deux couches de puits adjacentes (103A). La couche tampon (105) est disposée entre le semi-conducteur de nitrure de type n (102) et le substrat (104).
(ZH)一种氮化物半导体元件(100),其包括P型氮化物半导体(101)、N型氮化物半导体(102)、氮化物半导体量子井发光结构(103)、基板(104)以及缓冲层(105)。氮化物半导体量子井发光结构(103)位于P型氮化物半导体(101)以及N型氮化物半导体(102)之间,且包括多个井层(103A)以及多个阻挡层(103B)。各个井层(103A)以及各个阻挡层(103B)彼此交错配置。多个阻挡层(103B)包括配置于最接近P型氮化物半导体位置(101)的第一阻挡层(103B1)、配置于最接近N型氮化物半导体(102)位置的第二阻挡层(103B2)以及多个第三阻挡层(103B3)。第一阻挡层(103B1)的厚度小于100埃。各个第三阻挡层(103B1)位于相邻的两个井层(103A)之间。缓冲层(105)位于N型氮化物半导体(102)以及基板(104)之间。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)