WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018035226) PROCESS ENHANCEMENT USING DOUBLE SIDED EPITAXIAL ON SUBSTRATE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/035226    International Application No.:    PCT/US2017/047148
Publication Date: 22.02.2018 International Filing Date: 16.08.2017
IPC:
H01L 21/20 (2006.01), H01L 27/04 (2006.01)
Applicants: TEXAS INSTRUMENTS INCORPORATED [US/US]; P.O. Box 655474, Mail Station 3999 Dallas, TX 75265-5474 (US).
TEXAS INSTRUMENTS JAPAN LIMITED [JP/JP]; 24-1, Nishi-Shinjuku 6-chome Shinjuku-ku Tokyo, 160-8366 (JP) (JP only)
Inventors: SALZMAN, James, Fred; (US).
SUCHER, Bradley, David; (US)
Agent: DAVIS JR., Michael A.; (US)
Common
Representative:
TEXAS INSTRUMENTS INCORPORATED; P.O. Box 655474, Mail Station 3999 Dallas, TX 75265-5474 (US)
Priority Data:
15/238,445 16.08.2016 US
Title (EN) PROCESS ENHANCEMENT USING DOUBLE SIDED EPITAXIAL ON SUBSTRATE
(FR) AMÉLIORATION DE PROCÉDÉ UTILISANT UN SUBSTRAT ÉPITAXIAL DOUBLE FACE
Abstract: front page image
(EN)In described examples of semiconductor devices and fabrication methods to fabricate semiconductor wafers and integrated circuits, a method (300) includes forming (304) a first epitaxial semiconductor layer of a first conductivity type on a first side of a semiconductor substrate of the first conductivity type, forming (306) a nitride or oxide protection layer on a top side of the first epitaxial semiconductor layer, forming (310) a second epitaxial semiconductor layer of the first conductivity type on the second side of the semiconductor substrate, and removing (314) the protection layer from the first epitaxial semiconductor layer. The wafer can be used to fabricate an integrated circuit by forming (316) transistors at least partially on the first epitaxial semiconductor layer.
(FR)Dans des exemples de l'invention de dispositifs à semi-conducteur et de procédés de fabrication permettant de fabriquer des tranches de semi-conducteur et des circuits intégrés, un procédé (300) consiste à former (304) une première couche semi-conductrice épitaxiale d'un premier type de conductivité sur un premier côté d'un substrat semi-conducteur du premier type de conductivité, à former (306) une couche de protection de nitrure ou d'oxyde sur un côté supérieur de la première couche semi-conductrice épitaxiale, à former (310) une seconde couche semi-conductrice épitaxiale du premier type de conductivité sur le second côté du substrat semi-conducteur, et à retirer (314) la couche de protection de la première couche semi-conductrice épitaxiale. La tranche peut être utilisée pour fabriquer un circuit intégré par formation (316) de transistors au moins partiellement sur la première couche semi-conductrice épitaxiale.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)