WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018034250) SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/034250 International Application No.: PCT/JP2017/029204
Publication Date: 22.02.2018 International Filing Date: 10.08.2017
IPC:
H01L 29/78 (2006.01) ,H01L 21/28 (2006.01) ,H01L 21/322 (2006.01) ,H01L 21/336 (2006.01) ,H01L 21/76 (2006.01) ,H01L 29/06 (2006.01) ,H01L 29/12 (2006.01)
Applicants: ROHM CO., LTD.[JP/JP]; 21, Saiin Mizosaki-cho, Ukyo-ku, Kyoto-shi, Kyoto 6158585, JP
Inventors: MORI, Seigo; JP
AKETA, Masatoshi; JP
Agent: AI ASSOCIATION OF PATENT AND TRADEMARK ATTORNEYS; Sun Mullion NBF Tower, 21st Floor, 6-12, Minamihommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410054, JP
Priority Data:
2016-16148719.08.2016JP
Title (EN) SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR, ET PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置および半導体装置の製造方法
Abstract: front page image
(EN) Provided are a reverse-blocking semiconductor device and a method for manufacturing same, which has a simple structure, allows yield to be improved during the manufacturing process, and ensures reverse withstand voltage using a Schottky junction. A semiconductor device is provided that includes: a front surface and a back surface on the opposite side from the front surface; a first-conductivity-type semiconductor layer having an end face; an MIS transistor structure formed on the front-surface section of the semiconductor layer; a first electrode for forming a Schottky junction with a part of the semiconductor layer on the back surface of the semiconductor layer; and an electric field relaxation region comprising a high-resistance region having resistance higher than the semiconductor layer, or a second-conductivity-type impurity region, the semiconductor layer being formed so as to extend from the front surface to the back surface in a region surrounding the active region in which the MIS transistor structure is formed.
(FR) L'invention concerne un dispositif à semi-conducteur à blocage inverse et son procédé de fabrication, qui a une structure simple, permet d'améliorer le rendement pendant le processus de fabrication, et assure une tension de tenue inverse à l'aide d'une jonction Schottky. L'invention concerne un dispositif à semi-conducteur qui comprend : une surface avant et une surface arrière sur le côté opposé à la surface avant; une couche semi-conductrice de premier type de conductivité ayant une face d'extrémité; une structure de transistor MIS formée sur la section de surface avant de la couche semi-conductrice; une première électrode pour former une jonction Schottky avec une partie de la couche semi-conductrice sur la surface arrière de la couche semi-conductrice; et une région de relaxation de champ électrique comprenant une région de résistance élevée ayant une résistance supérieure à la couche semi-conductrice, ou une région d'impureté de second type de conductivité, la couche semi-conductrice étant formée de manière à s'étendre de la surface avant à la surface arrière dans une région entourant la région active dans laquelle la structure de transistor MIS est formée.
(JA) 簡単な構成で、製造工程における歩留まりを向上することができ、ショットキー接合によって逆方向耐圧を確保する逆阻止半導体装置およびその製造方法を提供する。 表面および前記表面の反対側の裏面と、端面とを有する第1導電型の半導体層と、前記半導体層の表面部に形成されたMISトランジスタ構造と、前記半導体層の前記裏面において前記半導体層の一部とショットキー接合を形成する第1電極と、前記MISトランジスタ構造が形成された活性領域の周囲領域において前記半導体層を前記表面から前記裏面に達するように形成され、前記半導体層よりも高い抵抗を有する高抵抗領域または第2導電型の不純物領域からなる電界緩和領域とを含む、半導体装置を提供する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)