WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018034067) SEMICONDUCTOR DEVICE WITH CAPACITOR
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/034067    International Application No.:    PCT/JP2017/024085
Publication Date: 22.02.2018 International Filing Date: 30.06.2017
IPC:
H01L 23/14 (2006.01), H01G 4/002 (2006.01), H01L 21/822 (2006.01), H01L 23/12 (2006.01), H01L 25/00 (2006.01), H01L 27/04 (2006.01)
Applicants: MURATA MANUFACTURING CO., LTD. [JP/JP]; 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555 (JP)
Inventors: KOBAYASHI, Naoyuki; (JP)
Agent: KAWAMOTO, Takashi; (JP)
Priority Data:
2016-161029 19.08.2016 JP
Title (EN) SEMICONDUCTOR DEVICE WITH CAPACITOR
(FR) DISPOSITIF À SEMI-CONDUCTEUR AVEC CONDENSATEUR
(JA) キャパシタ付半導体装置
Abstract: front page image
(EN)Provided is a semiconductor device with capacitor for which even when a temperature change occurs, warping, damage to a semiconductor element, and the occurrence of connection failure are suppressed. Provided are at least one Si semiconductor element 3 formed using Si, and at least one Si capacitor 4 formed using Si, wherein the Si semiconductor element 3 and the Si capacitor 4 are respectively placed aligned in the planar direction by being mounted on one Si interposer 1 formed using Si.
(FR)L'invention concerne un dispositif à semi-conducteur avec un condensateur pour lequel même lorsqu'un changement de température se produit, un gauchissement, un endommagement d'un élément semi-conducteur, et l'apparition d'une défaillance de connexion sont empêchés. L'invention concerne au moins un élément semi-conducteur de Si 3 formé à l'aide de Si, et au moins un condensateur de Si 4 formé à l'aide de Si, l'élément semi-conducteur de Si 3 et le condensateur de Si 4 étant respectivement disposés alignés dans la direction plane en étant montés sur un interposeur de Si 1 formé à l'aide de Si.
(JA)温度変化が起こっても、反ったり、半導体素子が破損したり、接続不良が発生したりすることが抑制されたキャパシタ付半導体装置を提供する。 Siにより形成された少なくとも1つのSi半導体素子3と、Siにより形成された少なくとも1つのSiキャパシタ4と、を備え、Si半導体素子3とSiキャパシタ4とが、それぞれ、Siにより形成された1つのSiインターポーザ1に実装されることにより、平面方向に並べて配置されたものとする。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)