WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018033981) COLUMN-SHAPED SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SAME
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/033981 International Application No.: PCT/JP2016/074084
Publication Date: 22.02.2018 International Filing Date: 18.08.2016
Chapter 2 Demand Filed: 24.01.2017
IPC:
H01L 21/336 (2006.01) ,H01L 29/78 (2006.01) ,H01L 29/786 (2006.01)
Applicants: MASUOKA Fujio[JP/JP]; JP (US)
HARADA Nozomu[JP/JP]; JP (US)
UNISANTIS ELECTRONICS SINGAPORE PTE. LTD.[SG/SG]; 111, North Bridge Road, #16-04, Peninsula Plaza, 179098, SG (AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BE, BF, BG, BH, BJ, BN, BR, BW, BY, BZ, CA, CF, CG, CH, CI, CL, CM, CN, CO, CR, CU, CY, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, FR, GA, GB, GD, GE, GH, GM, GN, GQ, GR, GT, GW, HN, HR, HU, ID, IE, IL, IN, IR, IS, IT, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MC, MD, ME, MG, MK, ML, MN, MR, MT, MW, MX, MY, MZ, NA, NE, NG, NI, NL, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SI, SK, SL, SM, SN, ST, SV, SY, SZ, TD, TG, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, ZA, ZM, ZW)
Inventors: MASUOKA Fujio; JP
HARADA Nozomu; JP
Agent: KIMURA Mitsuru; JP
Priority Data:
Title (EN) COLUMN-SHAPED SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF SEMI-CONDUCTEUR EN FORME DE COLONNE ET SON PROCÉDÉ DE FABRICATION
(JA) 柱状半導体装置とその製造方法
Abstract: front page image
(EN) With a first mask material layer (2) formed on an Si substrate as a mask, the Si substrate is etched, and an Si column (3) is formed on the Si substrate (1a). Then, with a second mask material layer (4) formed surrounding the side surface of the Si column (3) as a mask, an Si column base part is formed enclosing the outside of the Si column (3). Then, with the first and second mask material layers (2, 4) as masks, an SiO2 layer (10) is formed that occupies the entire cross section of the Si column base part, and that is connected to the Si substrate (1a) of the outer periphery of the Si column base part. Recessed parts (10a, 10b) are formed at the top and bottom of the SiO2 layer (10). There is formed, on the SiO2 layer (10), an SGT that includes a gate insulation HfO2 layer enclosing the outer circumference of the Si column (3), a gate conductor TiN layer, an N+ layer that will become a source or drain inside the Si column (3), and an Si column between N+ layers that will become a channel.
(FR) Selon l'invention, avec une première couche de matériau de masque (2) formée sur un substrat de silicium (Si) en tant que masque, le substrat de Si est gravé, et une colonne de Si (3) est formée sur le substrat de Si (1a). Ensuite, avec une seconde couche de matériau de masque (4) formée entourant la surface latérale de la colonne de Si (3) en tant que masque, une partie de base de colonne de Si est formée entourant l'extérieur de la colonne de Si (3). Ensuite, avec les première et seconde couches de matériau de masque (2, 4) en tant que masques, une couche de SiO2 (10) est formée, couche qui occupe toute la section transversale de la partie de base de colonne de Si, et qui est reliée au substrat de Si (1a) de la périphérie externe de la partie de base de colonne de Si. Des parties évidées (10a, 10b) sont formées au sommet et au niveau de la partie inférieure de la couche de SiO2 (10). À cet endroit est formé, sur la couche de SiO2 (10), un transistor à grille entourante (SGT, Surrounding Gate Transistor) qui comprend une couche d'isolation de grille HfO2 entourant la circonférence externe de la colonne de Si (3), une couche de TiN de conducteur de grille, une couche N+ qui deviendra une source ou un drain à l'intérieur de la colonne de Si (3), et une colonne de Si entre les couches N+ qui deviendra un canal.
(JA) Si基板上に形成した第1のマスク材料層(2)をマスクにして、Si基板をエッチングして、Si基板(1a)上にSi柱(3)を形成する。そして、Si柱(3)の側面を囲んで形成した第2のマスク材料層(4)をマスクにして、Si柱(3)の外側を囲んだSi柱台部を形成する。そして、第1、第2のマスク材料層(2、4)をマスクにして、Si柱台部の断面の全てを占め、且つSi柱台部の外周部のSi基板(1a)に繋がるSiO層(10)を形成する。SiO層(10)の上下には凹み部(10a、10b)が形成されている。そして、SiO層(10)上に、Si柱(3)の外周を囲んだゲート絶縁HfO層と、ゲート導体TiN層と、Si柱(3)内にソースまたはドレインとなるN層と、チャネルとなるN層間のSi柱とを含むSGTが形成される。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)